Gigabyte GA-880GM-D2H - Page 4

L0_CLKIN_L1
L0_CLKIN_H1
L0_CLKIN_L0
L0_CLKIN_H0
L0_CLKOUT_L1
L0_CLKOUT_H1
L0_CLKOUT_L0
L0_CLKOUT_H0
L0_CTLOUT_L0
L0_CTLOUT_H0
L0_CTLIN_L0
L0_CADIN_H11
L0_CADIN_H10
L0_CADIN_L12
L0_CADIN_H13
L0_CADIN_H8
L0_CADIN_L8
L0_CADIN_H9
L0_CADIN_L13
L0_CADIN_H14
L0_CADIN_L15
L0_CADIN_L11
L0_CADIN_L10
L0_CADIN_L9
L0_CADIN_L14
L0_CADIN_H12
L0_CADIN_H15
L0_CADIN_H5
L0_CADIN_L1
L0_CADIN_H2
L0_CADIN_L3
L0_CADIN_H6
L0_CADIN_H1
L0_CADIN_L6
L0_CADIN_L2
L0_CADIN_H3
L0_CADIN_H4
L0_CADIN_L0
L0_CADIN_L7
L0_CADIN_L5
L0_CADIN_H7
L0_CADIN_L4
L0_CADIN_H0
L0_CADOUT_L14
L0_CADOUT_H10
L0_CADOUT_L13
L0_CADOUT_H8
L0_CADOUT_H13
L0_CADOUT_H14
L0_CADOUT_H9
L0_CADOUT_L8
L0_CADOUT_L12
L0_CADOUT_H11
L0_CADOUT_L10
L0_CADOUT_H15
L0_CADOUT_H12
L0_CADOUT_L11
L0_CADOUT_L9
L0_CADOUT_L15
L0_CADOUT_L5
L0_CADOUT_L0
L0_CADOUT_H5
L0_CADOUT_L2
L0_CADOUT_L1
L0_CADOUT_H2
L0_CADOUT_H0
L0_CADOUT_L4
L0_CADOUT_H6
L0_CADOUT_L3
L0_CADOUT_L7
L0_CADOUT_L6
L0_CADOUT_H4
L0_CADOUT_H1
L0_CADOUT_H7
L0_CADOUT_H3
L0_CADOUT_H[0..15]
L0_CADIN_H[0..15]
L0_CADIN_L[0..15]
L0_CADOUT_L[0..15]
L0_CTLOUT_L1
L0_CTLOUT_H1
L0_CTLIN_H0
L0_CTLIN_L1
L0_CTLIN_H1
L0_CTLOUT_L0 <9>
L0_CTLOUT_H0 <9>
L0_CTLIN_L0<9>
L0_CTLIN_H0<9>
L0_CADOUT_H[0..15] <9>
L0_CADIN_L[0..15] <9>
L0_CADIN_H[0..15] <9>
L0_CADOUT_L[0..15] <9>
L0_CTLOUT_L1 <9>
L0_CTLOUT_H1 <9>L0_CTLIN_H1<9>
L0_CTLIN_L1<9>
L0_CLKIN_H1<9>
L0_CLKIN_L1<9>
L0_CLKIN_H0<9>
L0_CLKIN_L0<9>
L0_CLKOUT_H1 <9>
L0_CLKOUT_L1 <9>
L0_CLKOUT_H0 <9>
L0_CLKOUT_L0 <9>
Title
S
ize Document Number Rev
Date: Sheet of
GA-880GM-D2H 1.32
CPU HYPER TRANSPORT
Custom
4 30Friday, July 23, 2010
Title
Size Document Number Rev
Date: Sheet of
GA-880GM-D2H 1.32
CPU HYPER TRANSPORT
Custom
4 30Friday, July 23, 2010
Title
Size Document Number Rev
Date: Sheet of
GA-880GM-D2H 1.32
CPU HYPER TRANSPORT
Custom
4 30Friday, July 23, 2010
CPU_VDD_RUN = VCORE
CPU_VDDA_RUN = VDDA25
VLDT_RUN = VCC12_HT
CPU_VDDIO_SUS = DDR18V
CPU_VTT_SUS = DDRVTT
VLDT_A = VCC12_HT
VLDT_B = HT12B
HYPERTRANSPORT
M2CPUA
CPU-SK/941AM3/S/15u
HYPERTRANSPORT
M2CPUA
CPU-SK/941AM3/S/15u
L0_CLKIN_H(1)
N6
L0_CLKIN_L(1)
P6
L0_CLKIN_H(0)
N3
L0_CLKIN_L(0)
N2
L0_CTLIN_H(1)
V4
L0_CTLIN_L(1)
V5
L0_CTLIN_H(0)
U1
L0_CTLIN_L(0)
V1
L0_CADIN_H(15)
U6
L0_CADIN_L(15)
V6
L0_CADIN_H(14)
T4
L0_CADIN_L(14)
T5
L0_CADIN_H(13)
R6
L0_CADIN_L(13)
T6
L0_CADIN_H(12)
P4
L0_CADIN_L(12)
P5
L0_CADIN_H(11)
M4
L0_CADIN_L(11)
M5
L0_CADIN_H(10)
L6
L0_CADIN_L(10)
M6
L0_CADIN_H(9)
K4
L0_CADIN_L(9)
K5
L0_CADIN_H(8)
J6
L0_CADIN_L(8)
K6
L0_CADIN_H(7)
U3
L0_CADIN_L(7)
U2
L0_CADIN_H(6)
R1
L0_CADIN_L(6)
T1
L0_CADIN_H(5)
R3
L0_CADIN_L(5)
R2
L0_CADIN_H(4)
N1
L0_CADIN_L(4)
P1
L0_CADIN_H(3)
L1
L0_CADIN_L(3)
M1
L0_CADIN_H(2)
L3
L0_CADIN_L(2)
L2
L0_CADIN_H(1)
J1
L0_CADIN_L(1)
K1
L0_CADIN_H(0)
J3
L0_CADIN_L(0)
J2
L0_CADOUT_H(7)
Y1
L0_CADOUT_L(7)
W1
L0_CADOUT_H(6)
AA2
L0_CADOUT_L(6)
AA3
L0_CADOUT_H(5)
AB1
L0_CADOUT_L(5)
AA1
L0_CADOUT_H(4)
AC2
L0_CADOUT_L(4)
AC3
L0_CADOUT_H(3)
AE2
L0_CADOUT_L(3)
AE3
L0_CADOUT_H(2)
AF1
L0_CADOUT_L(2)
AE1
L0_CADOUT_H(1)
AG2
L0_CADOUT_L(1)
AG3
L0_CADOUT_H(0)
AH1
L0_CADOUT_L(0)
AG1
L0_CADOUT_H(15)
Y5
L0_CADOUT_L(15)
Y4
L0_CADOUT_H(14)
AB6
L0_CADOUT_L(14)
AA6
L0_CADOUT_H(13)
AB5
L0_CADOUT_L(13)
AB4
L0_CADOUT_H(12)
AD6
L0_CADOUT_L(12)
AC6
L0_CADOUT_H(11)
AF6
L0_CADOUT_L(11)
AE6
L0_CADOUT_H(10)
AF5
L0_CADOUT_L(10)
AF4
L0_CADOUT_H(9)
AH6
L0_CADOUT_L(9)
AG6
L0_CADOUT_H(8)
AH5
L0_CADOUT_L(8)
AH4
L0_CTLOUT_H(1)
Y6
L0_CTLOUT_L(1)
W6
L0_CTLOUT_H(0)
W2
L0_CTLOUT_L(0)
W3
L0_CLKOUT_H(1)
AD5
L0_CLKOUT_L(1)
AD4
L0_CLKOUT_H(0)
AD1
L0_CLKOUT_L(0)
AC1
M2CPU
AM2RM/SC/BK/MB/[12KRC-04K812-11R_12KRC-04K812-12R]
M2CPU
AM2RM/SC/BK/MB/[12KRC-04K812-11R_12KRC-04K812-12R]