MPC5606S Microcontroller Reference Manual, Rev. 7
Freescale Semiconductor 29
29.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .989
29.4.1 General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .989
29.4.2 Reset / Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .989
29.4.3 MC_PCU Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .989
29.4.4 Mode transitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .990
29.4.4.1 DRUN, Safe, Test, Run0…3, Halt, and Stop mode transition . . . . . .990
29.4.4.2 Standby mode transition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .991
29.4.4.3 Power saving for memories during Standby mode . . . . . . . . . . . . . . .992
29.5 Initialization information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .992
29.6 Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .992
29.6.1 Standby mode considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .992
Chapter 30
Quad Serial Peripheral Interface (QuadSPI)
30.1 Preface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .993
30.1.1 Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .993
30.1.2 Acronyms and Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .993
30.1.3 Glossary for QuadSPI module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .994
30.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .995
30.2.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .997
30.2.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .997
30.2.3 QuadSPI modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .998
30.2.3.1 SPI Master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .998
30.2.3.2 SPI Slave mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .998
30.2.3.3 Serial Flash mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .998
30.2.3.4 Module Disable mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .998
30.2.3.5 Stop mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .998
30.2.3.6 Debug mode (SPI modes only) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .999
30.3 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .999
30.3.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .999
30.3.2 Detailed Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1000
30.3.2.1 PCS_C0 — Peripheral Chip Select/Slave Select . . . . . . . . . . . . . . .1000
30.3.2.2 PCS[3:1] — Peripheral Chip Selects 1–3 . . . . . . . . . . . . . . . . . . . . .1000
30.3.2.3 PCS4 — Peripheral Chip Select 4 . . . . . . . . . . . . . . . . . . . . . . . . . .1000
30.3.2.4 PCS[7:5] — Peripheral Chip Selects 5–7 . . . . . . . . . . . . . . . . . . . . .1000
30.3.2.5 SI_IO0 — Serial Input, QuadSPI Data IO_0 . . . . . . . . . . . . . . . . . . .1000
30.3.2.6 SO_IO1 — Serial Output, QuadSPI Data IO_1 . . . . . . . . . . . . . . . .1000
30.3.2.7 QSPI_IO2—QuadSPI Data IO_2 . . . . . . . . . . . . . . . . . . . . . . . . . . .1001
30.3.2.8 QSPI_IO3—QuadSPI Data IO_3 . . . . . . . . . . . . . . . . . . . . . . . . . . .1001
30.3.2.9 SCK — Serial Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1001
30.4 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1001
30.4.1 IP bus register memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1001
30.4.2 AMBA bus register memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1002
30.4.3 IP bus register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1003
30.4.3.1 Register write access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1003
To Next Page
Loading...
