Toshiba T5200 - System Test Procedures

³ ³ ³ 08 ³ ECC circuit ³ ³
³ ³ ³ ³ (CE cylinder) ³ ³
³ ³ ³ 09 ³ Sequential write ³ ³
³ ³ ³ 10 ³ W-R-C specified address ³ ³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄ´
³ ³ ³ 01 ³ Real time test ³ ³
³ ³ ³ 02 ³ Backup memory test ³ ³
³ 9 ³ REAL TIME³ 03 ³ Real time carry test ³ ³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄ´
³10 ³ NDP ³ 01 ³ NDP test ³ ³
ÃÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÅÄÄÄÄÄÄÄÄ´
³ ³ EXPANSION³ 01 ³ Box wraparound test ³ ³
³11 ³ UNIT ³ 02 ³ Box mono video RAM test ³ ³
³ ³ ³ 03 ³ Wraparound test ³ ³
³ ³ ³ ³ (51-bus) ³ ³
³ ³ ³ 04 ³ Wraparound test ³ ³
³ ³ ³ ³ 32-bus ³ ³
ÀÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÙ
~~
DOC:MAINTENANCE MANUAL
MODEL:T5200
MODEL:T5200C
CHAP:3 TESTS AND DIAGNOSTICS
SECT:3.4, SYSTEM TEST
DOC_ID:3.4 T5200
LANG:ALL
TEXT:
<fig id=MMS\5200\52003_7.TIF>Page 3-7</fig>
3.4 SYSTEM TEST
Subtest 01 ROM checksum
This test performs the ROM checksum test on the system
board.
(Test extent : E0000H - FFFFFH 128KB)
Subtest 02 H/W status
This test reads the system hardware status, then displays
the status as shown below. Press Enter to return to
the system test's SUB-TEST MENU. Table 3-2 describes the
hardware status bits. If you want to return to the SYSTEM
TEST menu, press Enter.
76543210
H/W status = 10101100
Bit7 --- =
Bit6 --- CPU clock = 20MHz
Bit5 --- Media type = 2DD
Bit4 --- FDD type = 2MB
Bit3 --- =
Bit2 --- Drive A/B = Normal
Bit1 --- External FDD = OFF
Bit0 --- =