Philips 40PFL3705D/F7 - Page 39

9-4
Digital Signal Process Block Diagram [40PFL3705D/F7 (Serial No.: YA1A, YA2A)]
PL10.5BLD
DIGITAL MAIN CBA UNIT
FRC CBA UNIT
IC3301 (DIGITAL SIGNAL PROCESS) IC5001
LCD MODULE ASSEMBLY
CN3901
CN5002
AD23
J1 J2
K1 K2
L4
K3
L1 L2
M3
L3
K4
J3
E1 E2
F3 F4 F1 F2
G3 G4
G1 G2
E3 E4
Y6 Y8
W7
Y7
C13 D13 C15 C14
B17 A17
D16 C16
D18 C18
B18 A18
A11 B11
C12 C11
A12 B12 A15 B14 B16 A16 A14 B13
AD24
AE23
AF23
AF22
AE22
AD21
AD22
AF24
AE24
AF18
AE18
AD17
AD18
AE17
AF17
AF16
AE16
AD15
AD16
LVDS TX
AE21
AF21
AE19
AF19
DIGITAL SIGNAL PROCESS
A/D CONVERTER
SW
(FRAME RATE CONVERTER)
V1 V2
U2 U1 U3
V3
Pr/S-C-IN Pb-IN
CVBS/Y/S-Y-IN
AA3
IF-AGC HDMI2-SCL HDMI2-SDA
HDMI-IN1 JK3803
DATA0(+) DATA0(-) DATA1(+) DATA1(-) DATA2(+) DATA2(-) HDMI-CLOCK HDMI-DATA
7 9 4 6 1 3
10 12 15 16
CLOCK(+) CLOCK(-)
DEMODULATOR /MPEG DECODER
AF2 AF7
AUDIO I/F
TO AUDIO BLOCK DIAGRAM
ACLK ADATA1 BCLK LRCLK ADATA0 SPDIF
AD14
AD9
AD12 AD10 AD11
AC10
HDMI I/F
D1 D2 C1 C2
B1 B2
A1 A2
AUDIO DECODER
DIF-OUT1 DIF-OUT2 IF-AGC
TO VIDEO BLOCK DIAGRAM
VIDEO DECODER
AE2
M2
AUDIO(R)
M1
AUDIO(L)
VIDEO SIGNAL
AUDIO SIGNAL
HDMI-IN2 JK3801
DATA0(+) DATA0(-) DATA1(+) DATA1(-) DATA2(+) DATA2(-) HDMI-CLOCK HDMI-DATA
7 9 4 6 1 3
10 12 15 16
CLOCK(+) CLOCK(-)
HDMI-IN3 JK3802
DATA0(+) DATA0(-) DATA1(+) DATA1(-) DATA2(+) DATA2(-) HDMI-CLOCK HDMI-DATA
7 9 4 6 1 3
10 12 15 16
CLOCK(+) CLOCK(-)
B8 A8
C8 C9
A9 B9
B10 A10
B4 A4
C4 C5
A5 B5
B6 A6
B3 A3
HDMI0-SCL HDMI0-SDA
B11 A11
HDMI1-SCL HDMI1-SDA
B7 A7
LVDS-TXB-O4(+)
19
LVDS-TXB-O4(-)
20
LVDS-TXB-E1(+)
13
LVDS-TXB-E1(-)
14
LVDS-TXB-E0(+)
15
LVDS-TXB-E0(-)
16
LVDS-TXB-E2(+)
11
LVDS-TXB-E2(-)
12
LVDS-TXB-E3(+)
5
LVDS-TXB-E3(-)
6
LVDS-TXB-O0(+)
31
LVDS-TXB-O0(-)
32
LVDS-TXB-O1(+)
29
LVDS-TXB-O1(-)
30
LVDS-TXB-O2(+)
27
LVDS-TXB-O2(-)
28
LVDS-TXB-O3(+)
21
LVDS-TXB-O3(-)
22
LVDS-TXB-ECLK(+)
8
LVDS-TXB-ECLK(-)
9
LVDS-TXB-E4(+)
3
LVDS-TXB-E4(-)
4
LVDS-TXB-OCLK(+)
24
LVDS-TXB-OCLK(-)
25
S0-DQ (0-15) S0-A (0-12)
(DDR2 SDRAM) IC3201
DDR2 SDRAM ( 512M bit )
S1-DQ (0-15) S1-A (0-12)
(DDR2 SDRAM) IC3202
DDR2 SDRAM ( 512M bit )
LVDS-D0E(+)23 27
LVDS-D0E(-)24 26
LVDS-D1E(+)21 29 LVDS-D1E(-)22 28
LVDS-D2E(+)19 31
LVDS-D2E(-)20 30
LVDS-D3E(+)13 37 LVDS-D3E(-)14 36
LVDS-D4E(+)11 39
LVDS-D4E(-)12 38
LVDS-ECLK(+)
16 34
LVDS-ECLK(-)
17 33
LVDS-D0O(+)47 3
LVDS-D0O(-)48 2
LVDS-D1O(+)45 5 LVDS-D1O(-)46 4
LVDS-D2O(+)43 7
LVDS-D2O(-)44 6
LVDS-D3O(+)37 13 LVDS-D3O(-)38 12 LVDS-D4O(+)35 15
LVDS-D4O(-)36 14
LVDS-OCLK(+)
40 10
LVDS-OCLK(-)
41 9
SPI-RD26 24
SPI-WR28 22
SPI-CS
29 21
SPI-CLK
33 17
CN5004
B1
C2
B3 A2
C4 D5 C6 C5
C7 D7
B4 A3
A5 B5 A6 B6 A7 B7
C10 D10
B9 A8
C9
B8
FRAME RATE
CONVERTER
LVDS-TXA-E4(+)
11
LVDS-TXA-E4(-)
12
LVDS-TXA-O1(+)
37
LVDS-TXA-O1(-)
38
LVDS-TXA-O0(+)
39
LVDS-TXA-O0(-)
40
LVDS-TXA-O2(+)
35
LVDS-TXA-O2(-)
36
LVDS-TXA-O3(+)
29
LVDS-TXA-O3(-)
30
LVDS-TXA-E0(+)
23
LVDS-TXA-E0(-)
24
LVDS-TXA-E1(+)
21
LVDS-TXA-E1(-)
22
LVDS-TXA-E2(+)
19
LVDS-TXA-E2(-)
20
LVDS-TXA-E3(+)
13
LVDS-TXA-E3(-)
14
LVDS-TXA-OCLK(+)
32
LVDS-TXA-OCLK(-)
33
LVDS-TXA-O4(+)
27
LVDS-TXA-O4(-)
28
LVDS-TXA-ECLK(+)
16
LVDS-TXA-ECLK(-)
17
CN5003
SDI
SDO SCS SCLK
SPI-CLK
SPI-WR
SPI-RD
SPI-CS
TO SYSTEM CONTROL BLOCK DIAGRAM
DDR-DQ (0-15) DDR-A (0-12)
(DDR2 SDRAM)IC5002
DDR2 SDRAM ( 512M bit )