Texas Instruments TMS320C67X - Page 17

Examples
xviiExamplesSPRU733
Examples
3−1 Fully Serial p-Bit Pattern in a Fetch Packet 3-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−2 Fully Parallel p-Bit Pattern in a Fetch Packet 3-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−3 Partially Serial p-Bit Pattern in a Fetch Packet 3-18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−4 LDW Instruction in Circular Mode 3-31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−5 ADDAH Instruction in Circular Mode 3-32. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−1 Execute Packet in Figure 4−7 4-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−2 Load From Memory Banks 4-62. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−1 Relocation of Interrupt Service Table 5-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−2 Code Sequence to Disable Maskable Interrupts Globally 5-12. . . . . . . . . . . . . . . . . . . . . . . . . .
5−3 Code Sequence to Enable Maskable Interrupts Globally 5-12. . . . . . . . . . . . . . . . . . . . . . . . . .
5−4 Code Sequence to Enable an Individual Interrupt (INT9) 5-13. . . . . . . . . . . . . . . . . . . . . . . . . .
5−5 Code Sequence to Disable an Individual Interrupt (INT9) 5-13. . . . . . . . . . . . . . . . . . . . . . . . . .
5−6 Code to Set an Individual Interrupt (INT6) and Read the Flag Register 5-14. . . . . . . . . . . . . .
5−7 Code to Clear an Individual Interrupt (INT6) and Read the Flag Register 5-14. . . . . . . . . . . .
5−8 Code to Return From NMI 5-15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−9 Code to Return from a Maskable Interrupt 5-15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−10 Code Without Single Assignment: Multiple Assignment of A1 5-22. . . . . . . . . . . . . . . . . . . . . .
5−11 Code Using Single Assignment 5-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−12 Assembly Interrupt Service Routine That Allows Nested Interrupts 5-24. . . . . . . . . . . . . . . . . .
5−13 C Interrupt Service Routine That Allows Nested Interrupts 5-25. . . . . . . . . . . . . . . . . . . . . . . . .
5−14 Manual Interrupt Processing 5-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−15 Code Sequence to Invoke a Trap 5-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−16 Code Sequence for Trap Return 5-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .