Xanavi Informatics Corporation HJZ0093 - Page 15

15
7.1.3. 端子配列
端子説明
端子
番号
端子記号 タイプ 端子説明
1GND
GND グランド
2PCMOUT
CMOS出力、内部弱プルダウン
付きでトライステート可能
PCMデータ出力
3PCMIN
CMOS入力、内部弱プルダウン
付き
PCMデータ入力
4PIO[1]
双方向、プログラマブル、内部強
プルアップ/ダウン付き
プログラマブル入出力ライン
5PIO[4]
双方向、プログラマブル、内部強
プルアップ/ダウン付き
プログラマブル入出力ライン
6UARTRX
CMOS入力、内部弱プルダウン
付き
UARTデータ入力
7 UARTTX
CMOS出力、内部弱プルアップ
付きでトライステート可能
UARTデータ出力
8RST
CMOS入力
High時リセット。入力がデバウンスされる ので、リセットにする ため
に5ms以上Highにして下さい。
9PIO[3]
双方向、プログラマブル、内部強
プルアップ/ダウン付き
プログラマブル入出力ライン
10 SPICSB
CMOS入力、内部弱プルアップ
付き
SynchronousSerialInterface用チップ選択、
アクティブLow
11 GND
GND グランド
12 UARTRTS
CMOS出力、内部弱プルアップ
付きでトライステート可能
UART送信リクエスト、アクティブLow
13 SPICLK
CMOS入力、内部弱プルダウン
付き
SerialPeripheralInterfaceクロック
14 UARTCTS
CMOS入力、内部弱プルダウン
付き
UART送信クリア、アクティブLow
15 PCMSYNC
双方向、内部弱プルダウン PCMデータ同期
16 PIO[2]
双方向、プログラマブル、内部強
プルアップ/ダウン付き
プログラマブル入出力ライン
17 SPIMOSI
CMOS入力、内部弱プルダウン
付き
SerialPeripheralInterfaceデータ入力
18 PCMCLK
双方向、内部弱プルダウン付き PCMデータクロック
19 SPIMISO
CMOS出力、内部弱プルダウン
付きでトライステート可能
SerialPeripheralInterfaceデータ出力
20 VDD
VDD 電源電圧