ZiLOG Z80 series User Manual

Z80 CPU
User’s Manual
UM008005-0205 Table of Contents
v
Table of Contents
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iii
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Arithmetic Logic Unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Instruction Register and CPU Control. . . . . . . . . . . . . . . . . . . . . . 6
Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
Instruction Fetch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
Memory Read Or Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
Input or Output Cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Bus Request/Acknowledge Cycle . . . . . . . . . . . . . . . . . . . . . . . . .15
Interrupt Request/Acknowledge Cycle . . . . . . . . . . . . . . . . . . . . .16
Non-Maskable Interrupt Response . . . . . . . . . . . . . . . . . . . . . . . .17
HALT Exit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
Power-Down Acknowledge Cycle. . . . . . . . . . . . . . . . . . . . . . . . 19
Power-Down Release Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
Interrupt Response . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Interrupt Enable/Disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
CPU Response . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
Hardware and Software Implementation Examples. . . . .27
Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Minimum System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27

ZiLOG Z80 series Specifications

General

Architecture	8-bit
Address Bus	16-bit
Data Bus	8-bit
Addressable Memory	64 KB
Manufacturer	ZiLOG
Model	Z80
Year Introduced	1976
Package	DIP, PLCC, QFP
Interrupt Modes	Mode 0, Mode 1, Mode 2
Instruction Count	158
Interrupts	Maskable, Non-maskable
Power Supply	5V