MSI Z68A-GD65 series - Page 109

Fr-29
Franças
EIST
L’Enhanced Intel SpeedStep Technologe vous permet de con󰘰gurer le nveau de
performance du mcroprocesseur s l’ordnateur fonctonne en battere ou en l’adapteur
d’almentaton. Ce domane vous apparîtra après que vous nstallez le CPU qu supporte
la technologe speedstep.
Intel Turbo Boost
Cet artcle apparaît lorsque vous nstallez un CPU supportant l’Intel Turbo Boost Tech
-
nologe. Ce menu sert à actver ou désactver l’Intel Turbo Boost Technologe. Elle peut
augmenter la fréquence du processeur dynamquement lorsque les applcatons de
-
mandent une melleure performance et le TDP reste dans la plage de température. Elle
peut également o󰘯rr une augmentaton de la pussance sans erreurs (Dynamque aug
-
mentaton, basse par étape). C’est la nouvelle technologe Intel pour nouveaux CPU.
DRAM Frequency
Ce menu vous permet d'ajuster la fréquence DRAM. Veullez noter que le comportement
d'overclockng n'est pas garant.
Adjusted DRAM Frequency
Il montre la fréquence ajustée de la DRAM. Lecture unquement.
DRAM Tmng Mode
Le chox de décson s le tmng DRAM est contrôlé par le SPD (Seral Presence Detect)
EEPROM sur le module DRAM. La mse en [Auto] actve le DRAM tmngs et le sous-
menu suvant “Advance DRAM Con󰘰guraton” d'être détermné par le BIOS basé sur la
con󰘰guraton du SPD. La mse en [Lnk] ou [Unlnk] vous permet de con󰘰gurer le tmngs
DRAM et le sous-menu suvant “Advance DRAM Con󰘰guraton” relatfs manuellement.
Advanced DRAM Con󰘰guraton
Appuyez sur <Enter> pour entrer dans le sous-menu.
Command Rate
Ce réglage contrôle le taux d’ordre DRAM.
tCL
Il contrôle la latence CAS, qu détermne le retard du tmng (en cycle d’horloge)
avant que le SDRAM commence un ordre de lecture après l’avor reçu.
tRCD
Quand le DRAM est rafraîch, les rangs et les colonnes sont tous adressés séparé
-
ment. Cet artcle vous permet de détermner le tmng de la transton de RAS (row
address strobe) à CAS (column address strobe). Mons fonctonne l’horloge, plus
vte est la performance de DRAM.
tRP
Cet artcle contrôle le numéro de cycles pour que le Row Address Strobe (RAS) sot
autorsé à pré-charger. S’l n’y a pas assez de temps pour que le RAS accumule sa
charge avant le rafraîchssement de la DRAM, le rafraîchssement peut être ncom
-
plet et le DRAM peut échouer à retrer les données. Cet artcle s’applque seulement
quand le DRAM synchrone est nstallé dans le système.
tRAS
L’artcle détermne le temps que le RAS prend pour lre ou écrre une cellule de
mémore.
▶
▶
▶
▶
▶
▶
▶
▶
▶
▶
▶