Intel 80386

CLK2
CLK
D/C,W/R,
M/iO
CSYNC
WS2
SO-51
(PAL)
MRDC
<0
I
00
CPURD
MBALE
MBADDR,
BHE
DATA
XACK
READY
EN DCYC2
W-Lf-u" ., "
~ \1---J1--JUU\1---J1--JUU\1---J1--JUUh---n--n--J
_ ~LSj~U-LJL--JLJU- ~
"j"t-_+---+'\ ...wI \
~~ ~~~w~-r--+---~-+--~-
_ "\\....-' --t---1----1..J~---+--
-t-t-----I----1
n---t--i---t--4---~~--J[=~D~~-
'----+_--lV-
rr--!~--T-~-+~~~~V\~
G30107
Figure 9-5. MUL TIBUS® I Read Cycle Timing
(
~
c:
r
-I
iii
c:
(J)
€>
»
z
c
Q)
o
CtJ
Q)
en