Intel 80386 - Page 285

DRAM PAL DESCRIPTIONS
PALl6R8 PAL DESIGN SPECIFICATIONS
PART NUMBER: REFRESH ADDRESS COUNTER PAL
REFRESH ADDRESS PAL OF INTERLEAVED DRAM CONTROLLER FOR 80386 SYSTEMS
INTEL, SANTA CLARA, CALIFORNIA
CLOCK NC NC NC NC NC NC NC NC GND
DE AO Al A2 A3 A4 A5 A6 A7 VCC
/AO .- AO
;least significant bit of 8-bit counter
/AI
:= Al * AO
+/AI */AO
/A2
:= A2 * Al * AO
+/A2 */AI
+/A2 */AO
/A3
:=
A3 * A2 * Al * AO
+/A3 */A2
+/A3 */AI
+/A3 */AO
/A4
:= A4 * A3 * A2 * Al * AO
+/A4 */A3
+/A4 */A2
+/A4 */AI
+/A4 */AO
/A5
:= A5 * A4 * A3 * A2 * Al
* AO
+/A5 */A4
+/A5 */A3
+/A5 */A2
+/A5 */AI
+/A5 */AO
/A6
:=
A6 * A5 * A4 * A3 * A2 * Al * AO
+/A6 */A5
+/A6 */A4
+/A6 */A3
+/A6*/A2
+/A6 */AI
+/A6 */AO
/A7 := A7 * A6 * A5 * A4 * A3 * A2 * Al * AO;most-significant bit of counter
+/A7 */A6
+/A7 */A5
+/A7 */A4
+/A7
*/A3
+/A7 */A2
+/A7 */AI
+/A7 */AO
Figure C-7. Refresh Address Counter PAL Equations
C-23