MSI H55M-E33 series - Page 114

Fr-32
Carte mère MS-7636 ▍
Adjusted CPU Frequency (MHz)
Il montre la fréquence ajustée du CPU (Horloge de Base x Rato). Lecture unque
-
ment.
Auto OverClock Technology
Cet artcle sert à actver/ désactver la foncton Auto OverClock.
Memory-Z
Appuyez sur <Enter> pour entrer dans le sous-menu.
DIMM1~4 Memory SPD Informaton
Appuyez sur <Enter> pour entrer dans le sous-menu. Le sous-menu a󰘲che les n
-
formatons de la mémore nstallée.
Current DRAM Channel1~4 Tmng
Il montre le DRAM Tmng nstallé. Lecture unquement.
DRAM Tmng Mode
Le chox de décson s le DRAM tmng est contrôlé par le SPD (Seral Presence Detect)
EEPROM sur le module DRAM. La mse en [Auto] actve le DRAM tmngs et le sous-
menu "Advance DRAM Con󰘰guraton" suvant d'être détermné par le BIOS basé sur
la con󰘰guraton sur le SPD. La mse en [Manual] vous permet de con󰘰gurer le DRAM
tmngs et le sous-menu "Advance DRAM Con󰘰guraton" suvant manuellement.
Advance DRAM Con󰘰guraton
Appuyez sur <Enter> pour entrer dans le sous-menu.
CH1/ CH2 1T/2T Memory Tmng
Cet artcle contrôle le taux d’ordre. La sélecton en [1N] fat fonctonner en taux de 1
1N (N=cycles d’horloge) au contrôleur du sgnaux du SDRAM. La sélecton en [2N]
fat fonctonner en taux de 2N au contrôleur du sgnaux du SDRAM.
CH1/ CH2 CAS Latency (CL)
Il contrôle le latence CAS, qu détermne le retard du tmng (en cycle d’horloge)
avant que le SDRAM commence un ordre de lecture après l’avor reçu.
CH1/ CH2 tRCD
Quand le DRAM est rafraîch, les rangs et les colonnes sont tous adressés séparé
-
ment. Cet artcle vous permet de détermner le tmng de la transton de RAS (row
address strobe) à CAS (column address strobe). Mons fonctonne l’horloge, plus
vte est la performance de DRAM.
CH1/ CH2 tRP
Cet artcle contrôle le numéro de cycles pour que le Row Address Strobe (RAS) sot
permt à précharger. S’l n’y a pas assez de temps pour que le RAS accumule son
charge avant le refraîchssement de to DRAM, le refraîchssement peut être ncom
-
plet et le DRAM peut échouer à retrer les données. Cet artcle applque seulement
quand le DRAM synchrone est nstallé dans le système.
CH1/ CH2 tRAS
L’artcle détermne le temps que le RAS prend pour lre ou écrre une cellule de
mémore.
CH1/ CH2 tRFC
Ce réglage détermne le temps que RFC prend pour lre ou écrre une cellule de
mémore.
▶
▶
▶
▶
▶
▶
▶
▶
▶
▶
▶
▶
▶