EasyManua.ls Logo

NXP Semiconductors UM10204 - Page 63

NXP Semiconductors UM10204
64 pages
To Next Page IconTo Next Page
To Next Page IconTo Next Page
To Previous Page IconTo Previous Page
To Previous Page IconTo Previous Page
Loading...
UM10204 All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
User manual Rev. 5 — 9 October 2012 63 of 64
continued >>
NXP Semiconductors
UM10204
I
2
C-bus specification and user manual
10. Contents
1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2 I
2
C-bus features . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.1 Designer benefits . . . . . . . . . . . . . . . . . . . . . . . 4
2.2 Manufacturer benefits. . . . . . . . . . . . . . . . . . . . 5
2.3 IC designer benefits . . . . . . . . . . . . . . . . . . . . . 6
3 The I
2
C-bus protocol . . . . . . . . . . . . . . . . . . . . . 6
3.1 Standard-mode, Fast-mode and
Fast-mode Plus I
2
C-bus protocols . . . . . . . . . . 6
3.1.1 SDA and SCL signals. . . . . . . . . . . . . . . . . . . . 8
3.1.2 SDA and SCL logic levels. . . . . . . . . . . . . . . . . 9
3.1.3 Data validity . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
3.1.4 START and STOP conditions . . . . . . . . . . . . . . 9
3.1.5 Byte format . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
3.1.6 Acknowledge (ACK) and Not Acknowledge
(NACK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
3.1.7 Clock synchronization. . . . . . . . . . . . . . . . . . . 11
3.1.8 Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3.1.9 Clock stretching . . . . . . . . . . . . . . . . . . . . . . . 13
3.1.10 The slave address and R/W
bit . . . . . . . . . . . 13
3.1.11 10-bit addressing . . . . . . . . . . . . . . . . . . . . . . 15
3.1.12 Reserved addresses. . . . . . . . . . . . . . . . . . . . 17
3.1.13 General call address. . . . . . . . . . . . . . . . . . . . 17
3.1.14 Software reset. . . . . . . . . . . . . . . . . . . . . . . . . 19
3.1.15 START byte . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.1.16 Bus clear. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.1.17 Device ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.2 Ultra Fast-mode I
2
C-bus protocol. . . . . . . . . . 23
3.2.1 USDA and USCL signals . . . . . . . . . . . . . . . . 25
3.2.2 USDA and USCL logic levels . . . . . . . . . . . . . 25
3.2.3 Data validity . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.2.4 START and STOP conditions . . . . . . . . . . . . . 25
3.2.5 Byte format . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.2.6 Acknowledge (ACK) and Not Acknowledge
(NACK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.2.7 The slave address and R/W
bit . . . . . . . . . . . 27
3.2.8 10-bit addressing . . . . . . . . . . . . . . . . . . . . . . 28
3.2.9 Reserved addresses in UFm . . . . . . . . . . . . . 29
3.2.10 General call address. . . . . . . . . . . . . . . . . . . . 30
3.2.11 Software reset. . . . . . . . . . . . . . . . . . . . . . . . . 30
3.2.12 START byte . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.2.13 Unresponsive slave reset . . . . . . . . . . . . . . . . 31
3.2.14 Device ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
4 Other uses of the I
2
C-bus communications
protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.1 CBUS compatibility. . . . . . . . . . . . . . . . . . . . . 32
4.2 SMBus - System Management Bus . . . . . . . . 32
4.2.1 I
2
C/SMBus compliancy. . . . . . . . . . . . . . . . . . 32
4.2.2 Time-out feature. . . . . . . . . . . . . . . . . . . . . . . 33
4.2.3 Differences between SMBus 1.0 and
SMBus 2.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
4.3 PMBus - Power Management Bus. . . . . . . . . 34
4.4 Intelligent Platform Management Interface
(IPMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
4.5 Advanced Telecom Computing Architecture
(ATCA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
4.6 Display Data Channel (DDC). . . . . . . . . . . . . 35
5 Bus speeds . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
5.1 Fast-mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
5.2 Fast-mode Plus . . . . . . . . . . . . . . . . . . . . . . . 36
5.3 Hs-mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
5.3.1 High speed transfer . . . . . . . . . . . . . . . . . . . . 37
5.3.2 Serial data format in Hs-mode . . . . . . . . . . . . 38
5.3.3 Switching from F/S-mode to Hs-mode and
back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
5.3.4 Hs-mode devices at lower speed modes . . . . 41
5.3.5 Mixed speed modes on one serial bus
system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
5.3.6 Standard, Fast-mode and Fast-mode Plus
transfer in a mixed-speed bus system . . . . . . 44
5.3.7 Hs-mode transfer in a mixed-speed bus
system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
5.3.8 Timing requirements for the bridge in a
mixed-speed bus system . . . . . . . . . . . . . . . . 45
5.4 Ultra Fast-mode. . . . . . . . . . . . . . . . . . . . . . . 46
6 Electrical specifications and timing for I/O
stages and bus lines. . . . . . . . . . . . . . . . . . . . 46
6.1 Standard-, Fast-, and Fast-mode Plus
devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
6.2 Hs-mode devices . . . . . . . . . . . . . . . . . . . . . . 50
6.3 Ultra Fast-mode devices . . . . . . . . . . . . . . . . 53
7 Electrical connections of I
2
C-bus devices
to the bus lines . . . . . . . . . . . . . . . . . . . . . . . . 55
7.1 Pull-up resistor sizing. . . . . . . . . . . . . . . . . . . 55
7.2 Operating above the maximum allowable
bus capacitance. . . . . . . . . . . . . . . . . . . . . . . 56
7.2.1 Reduced f
SCL
. . . . . . . . . . . . . . . . . . . . . . . . . 56
7.2.2 Higher drive outputs. . . . . . . . . . . . . . . . . . . . 56
7.2.3 Bus buffers, multiplexers and switches . . . . . 56
7.2.4 Switched pull-up circuit . . . . . . . . . . . . . . . . . 57
7.3 Series protection resistors . . . . . . . . . . . . . . . 58
7.4 Input leakage . . . . . . . . . . . . . . . . . . . . . . . . . 59
7.5 Wiring pattern of the bus lines . . . . . . . . . . . . 60
8 Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . 61

Table of Contents

Related product manuals