JVC RX-6012VSL - Page 20

RX-6010VBK/ RX-6012VSL
1-20
AS7C31025-15 (IC641) : CMOS SRAM
Input buffer
512x256x8
Array
(1,048,576)
Column decoder
Control
circuit
Row decoder
Sense amp
A0
A1
A2
A3
A4
A5
A6
A7
A8
I/O7
I/O0
A9 A10 A11 A12 A13 A14 A15 A16
Vcc
GND
2. Block diagram
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
A0
A1
A2
A3
CE
I/O0
I/O1
Vcc
GND
I/O2
I/O3
WE
A4
A5
A6
A7
A16
A15
A14
A13
OE
I/O7
I/O6
GND
Vcc
I/O5
I/O4
S12
A11
A10
A9
A8
32-pin TSOP II
AS7C1025 AS7C31025
1. Pin layout
WE
OE
CE
BA15218N (IC403) : Dual ope. amp.
1 2 3 4 5 6 7 8
OUT1 +IN1 +IN1
GND
+IN2 -IN2 OUT2
Vcc
1
+
-
2
+
-
1OUT1
2-IN1
3+IN1
4
8
7
6
5V
EE
V CC
OUT2
-IN2
+IN2
2
1
-
+
-
+
BA15218F (IC427, 609, 610, 650, 651,
661, 690, 691) : Op amp.
14 13 12 11 10 9 8
1 2 3 4 5 6 7
I/O 1 O/I 1 O/I 2 I/O 2
C2 C3
VSS
VDD C1 C4 I/O 4 O/I 4 O/I 3 I/O 3
14 13 12 11 10 9 8
1 2 3 4 5 6 7
2.Block Diagram
1.Terminal Layout
BU4066BCF (IC611) : Switch