23
Overview of Components
PCIe bandwidth configuration table for PCIe & M.2 slots
๎ท๎๎๎๎ฐ๎๎๎๎๎๎๎๎๎ฐ๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎
๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎ณ๎ฆ๎ฌ๎๎๎
๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎ฆ๎๎๎๎๎๎๎
๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎ฆ๎ณ๎ธ๎๎๎๎๎๎๎๎
๎๎๎ฅ๎ฌ๎ฒ๎ถ๎๎๎๎๎๎๎๎๎๎๎๎ณ๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎ณ๎ฆ๎ฌ๎๎๎
๎๎๎๎๎๎๎๎๎
configuration table below for details.
Slot Chipset mode (Default)
CPU mode (By BIOS setting)
๎ณ๎ฆ๎ฌ๎๎จ๎ 3.0 x1 3.0 x1
๎ณ๎ฆ๎ฌ๎๎จ๎๎ 4.0* x16 or 3.0 x16 4.0* x8 or 3.0 x8
๎ณ๎ฆ๎ฌ๎๎จ๎๎ 3.0 x1 3.0 x1
๎ณ๎ฆ๎ฌ๎๎จ๎๎ โ 3.0 x4 3.0 x1 โ 3.0 x4 3.0 x1
M2_1
4.0 x4
๎๎ฐ๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎
๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎ช๎๎๎๎ฌ๎๎๎๎๎ฐ๎๎ฆ๎ณ๎ธ๎
M2_2 3.0 x4 4.0* x4 or 3.0 x4
M2_3 3.0 x4 4.0* x4 or 3.0 x4
M2_4 3.0 x4 โ 3.0 x2 3.0 x4 โ 3.0 x2
๎๎ฏณ๎๎๎๎๎๎๎๎๎๎๎
๎๎๎
๎๎๎ณ๎ฆ๎ฌ๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎
๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎ช๎๎๎๎ฌ๎๎๎๎๎ฐ๎๎ฆ๎ณ๎ธ๎
๎ณช
Important
Enabling CPU mode๎๎๎๎๎๎ฐ๎๎๎๎๎๎๎ฐ๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎BIOS > SETTINGS > Advanced
> PCIe/PCI sub-system Settings > CPU PCIe Lanes Configuration and configure the
๎ณ๎ฆ๎ฌ๎๎๎ฏ๎๎๎๎๎๎๎๎x8/x4/x4๎๎๎๎๎๎ณ๎ฆ๎ฌ๎๎จ๎๎๎๎ฐ๎๎๎๎๎๎๎๎๎ฐ๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎ฌ๎๎CPU mode, the
๎ณ๎ฆ๎ฌ๎๎จ๎๎๎๎ฐ๎๎๎๎๎๎๎๎๎ฐ๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎๎ณ๎ฆ๎ฌ๎๎๎
๎๎๎๎๎๎๎๎๎๎
Downloaded from ManualsNet.com search engine