Sharp LC-60LE657U Service Manual

LC-60/70LE650U/C6500U/LE657U, LC-60/70LE755U/LE757U/LE857U/C7500U
2 – 6
1
23
1097654 8
J
A
B
C
D
E
F
G
H
I
1311 191816151412 17
MAIN Unit-5
4_A7
4_BA2_HSS
1_A5
4_A5
A_DDR_DQ10
A_DDR_DQ19
A_DDR_DQ8
3_A3
1_A11
B_DDR_CLK1P_702MHz
3_A14
B_DDR_DQ23
A_DDR_DQM0
A_DD R_A9
B_DDR_A1
B_DDR_DQ2
B_DDR _DQ31
A_DD R_D Q11
A_DD R_BA 2
4_CAS #_HSS
A_DDR_DQ18
A_DD R_C L KE N
4_BA1_HSS
A_DD R_A1
B_DDR _DQM3
B_DDR_RAS#
2_A11
1_A11
A_DDR_DQS 0N
2_A2
4_R AS #_HS S
B_DDR_DQ11
4_A3
B_DDR_DQS3P
A_DD R
_A0
4_R E S ET_HSS
B_DDR_A
1
A_DDR_DQ17
1_CKE _HSS
A_DD R_D QS 0P
1_CS0#_HS S
B_DDR_DQ20
B_DDR_A14
B_DDR_A3
2_A1
A_DD R_D Q18
A_DD R_D QS 0P
A_DD R_A4
B_DDR_DQ26
4_CK
E_HSS
B_DDR_DQ20
1_A4
B_DDR_DQ3
A_DDR_A5
4_A4
B_DDR_DQ7
A_DD R_D Q9
B_DDR
_DQ15
2_CAS #_HSS
A_DD R_D Q31
B_DDR _DQ25
1_A9
A_DDR_BA1
3_A4
2_A0
A_DDR_DQ7
A_DD R_R A S #
B_DDR_A0
4_A2
B_DDR_DQS0P
1_A14
1_A1
2_ODT_HSS
A_
DDR_DQ20
A_DDR_A6
B_DDR_BA1
B_DDR_DQ10
A_DD R
_DQ6
A_DD R_BA 2
2_A6
4_BA2_HSS
A_DD R_D Q11
4_A1
A_DD R_D Q15
2_A10
1_R AS #_HS S
B_DDR_DQ3
2_A3
1_A7
4_VRE FC A_0.75V
A_
DDR_A8
B_DDR _A12
B_DDR_DQ6
A_DD R_D Q5
A_DDR_A5
A_DD R_D QS 3P
B_DDR_A5
A_DDR_DQ14
3_A0
A_DD R_D QS 3N
A_DDR_DQ22
1_ODT_HSS
1_A13
2_A9
4_VRE FDQ_0.75V
B_DDR _MCLK1N_702MHz
A_
DDR_CS0#
3_VRE FC A_0.75V
B_DDR_A4
A_DD R_D QM1
A_DD R_D Q10
A_DD R_D Q4
2_A4
B_DDR_A4
2_WE#_HSS
1_BA0_HSS
A_
DDR_D Q23
1_CAS #_HSS
B_DDR_DQ10
A_DD R_D Q12
2_CAS #_HSS
A_DD R_A3
A_DD R_A11
4_BA0_HSS
B_DDR_DQS2N
3_A8
A_DD R_D Q2
A_DD R_D QS 3N
A_DDR_DQ3
A_DDR_A0
4_A13
B_DDR_ODT
3_WE#_HSS
A_DD R_A14
2_A2
A_DD R_D Q30
3_A7
A_DD R_D QS 2N
A_DD R_R E S E T
A_DD R_D QS 1P
B_DDR_DQ17
3_ODT_HSS
A_DD R_D Q27
A_DDR_DQ2
A_DD R_A10
B_DDR_A10
1_A10
4_A10
A_DDR_DQ1
3_A5
A_DDR_RAS#
B_DDR_DQM1
2_A5
4_CS0#_HS S
2_A6
B_DDR_CLK0P_702MHz
A_
DDR_DQS 1P
A_DD R_D Q28
3_R E S ET_HSS
1_CAS #_HSS
A_DDR_DQ25
A_DDR_DQ1
A_DD R_BA 1
4_CS0#_HS S
A
_DDR_DQ15
4_R E S ET_HSS
A_DD R_
ODT
2_A5
3_
A0
3_A1
3
A_DD R_D Q6
2_CS0#_HS S
A_DD R_MC LK 0P _702MHz
A_DD R_D QS 3P
1_A5
A_DDR_DQ0
2_A8
B_DDR_DQ25
4_WE#_HSS
B_DDR _DQ9
B_DDR_DQ26
B_DDR_DQS0N
B_DD
R_A8
A_DDR_CAS#
B _DDR_CLK1N_702MH z
A_DD R_OD T
A_DDR_CLK0P_702MHz
B_DDR _A6
A_DDR_DQ27
3_A2
B_DDR_A11
A_DDR_DQM3
B_DDR_CLK0N_702MHz
2_A0
4_A1
B_DDR _A7
B_DDR_DQS 1P
4_A9
B_DDR_DQ13
2_BA1_HSS
1_A2
1_BA1_HSS
4_A13
4_A11
2_A1
3_A6
A_DD R_D Q14
A_DDR_DQ28
A_DD R_A11
2_VRE FDQ_0.75V
4_A12
1_A14
B_DDR_DQ8
3_D1.5V
1_WE#_HSS
B_DDR_DQM2
1_A12
B_DDR_DQ27
4_CKE _HSS
4_ODT_HSS
A_DD R_A2
A_DD R_D Q30
2_A13
4_A3
B_DDR_DQ1
B_DDR_DQ24
1_BA1_HSS
B_DDR_DQS1P
B_DD
R_DQ15
1_A10
B_DDR_DQ30
2_R E S ET_HSS
A_DDR_DQM0
A_DD R_A8
B_DDR_DQ12
2_A12
A_DD R_D Q31
A_DD R_C S 0#
1_A6
B_DDR_CAS#
B_DDR_DQ13
B_DDR_DQ23
B_DDR_A13
B_DDR_DQ6
1_A4
B_DDR_DQ28
A_
DDR_D Q12
2_VRE FC A_0.75V
2_A7
3_CAS#_HSS
B_
DDR_A11
A_DD R_D Q24
A_DD R_D Q24
2_CS0#_HS S
1_A8
B_DDR _R ES ET
A_DD R_D Q9
B_DDR_DQ12
B_DDR_DQ8
4_A5
A_DD R_A4
B_
DDR_DQ30
3_BA1_HSS
3_A10
2_BA0_HSS
B_DDR_DQS 0P
B_DDR_BA2
B_DDR_DQ9
A_DD R_D Q29
A_DD R_A13
A_DD R_D Q8
2_A13
B_DDR_A13
B_DDR_DQ7
2_BA0_HSS
3_A1
3_A1
A_DD R_A10
B_DDR_A9
3_BA2_HSS
A_DD R_BA 0
B_DDR _A7
3_A9
B_DDR_DQ28
1_CS0#_HS S
B_DDR _DQM1
A_DDR_DQ26
2_BA1_HSS
2_A7
B_DDR_DQ22
B_DDR _A9
A_DD R_D Q5
B_DDR_DQ5
A_DD R_A12
A_DDR_DQ29
B_DDR_RE S ET
3_A5
A_DD R_A6
A_DD R_D Q4
B_DDR_DQ18
2_ODT_HSS
3_CAS #_HSS
A_DD R_D QS 2N
2_A11
B_DDR_DQ18
2_A4
B_DDR_BA0
B_DDR_DQ0
1_A12
3_A11
1_A7
3_A12
B_DDR_DQ14
A_DD R_WE #
4_ODT_HSS
B_DDR _A2
B_DDR_DQS 2P
A_DD R_D Q25
2_A9
B_DDR_WE#
A_
DDR_DQ23
1_A2
B_DDR_DQS 3P
A_DD R_D QS 2P
4_D1.5V
B_DDR_WE#
B_DDR_DQ31
A_DD R_D Q3
B
_DDR_A0
1_
A13
3_A14
B_DDR_DQS 1N
2_BA2_HSS
B_DDR_ODT
3_CK
E_HSS
1_A3
A_DD R_D Q17
B_DDR_DQ29
4_A6
4_A10
1_R AS #_HS S
2_A8
A_DDR_DQ13
2_BA2_HSS
1_A9
3_BA1_HSS
B_DDR _C LKEN
A_DD R_D Q0
A_DD R_A12
4_A0
3_VR
EFDQ_0.75V
3_A10
1_BA0_HSS
3_A3
B_DDR_DQ22
A_DDR_DQ19
4_A6
A_DD R_D
QS 1N
A_DDR_CLK1N_702MH z
1_
R E S ET_HSS
3_A7
3_A4
3_CKE _HSS
2_A3
B_DDR_DQS2N
B_DDR_DQM0
A_DDR_CAS#
A_DDR_DQ16
4_A7
1_CKE _HSS
1_WE#_HSS
A_DD R_D QM
3
4_A12
4_BA1_HSS
B_DDR_DQ2
1_BA2_HSS
A_DD R_A9
4_A4
3_CS0#_HS S
2_R AS #_HS S
B_DDR_DQS 3N
B_DDR_DQS2P
B_DDR_CLKEN
A_DD R_D Q26
B_DDR_DQM0
A_DD R_D Q13
A_DD R_A2
A_DD R_D Q21
B_DDR _A6
A_DD R_D Q22
3_BA0_HSS
3_R AS #_HS S
A_DD R_A7
B_DDR_DQ17
B_DDR_CS 0#
4_R AS #_HS S
2_WE#_HSS
B_DDR_CAS#
B_DDR_DQ19
4_BA0_HSS
A_DDR_MCLK1N_702MHz
B_DDR _DQ5
1_R E S ET_HSS
3_A11
A_DD R_A3
B_DDR _A2
2_CKE _HSS
A_DD R_D QM2
B_DDR _DQ1
A_DD R_A13
3_BA0_HSS
B_DDR_DQ16
B_DDR _DQS3N
1_ODT_HSS
1_VRE FC A_0.75V
4_A0
2_A10
1_VRE FDQ_0.75V
3_A6
B_DDR_DQ21
4_A8
A_DDR_DQS 1N
B_DDR_MCLK0N_702MHz
A_DD R_D QM1
A_DDR_CLK0N_702MH z
A_DD R_
BA0
B_DDR _A8
A_DDR_DQ16
B_DDR_A10
3_A2
A_DD R_R E S E T
B_DDR_BA0
1_A3
2_R AS #_HS S
A_DD R_A1
B_DDR_RAS#
3_OD
T_HSS
4_CAS #_HSS
1_D1.5V
3_WE#_HSS
B_DDR_DQ14
B_DDR_DQM2
3_A12
B_DDR_DQ27
A_DD R_WE #
A_DDR_DQS 0N
B_DDR_BA1
B_DDR_DQS0N
2_CKE _HSS
A_DD R_D Q21
1_A6
3_BA2_HSS
3_A13
A_DD R_A7
4_A2
B_DDR_DQ
4
B_DDR_DQ0
B_DDR_DQS 1N
B_DDR_MCLK1P_702MHz
B_DDR_DQ19
B_DDR_DQ4
A_DDR_DQM2
1_BA2_HSS
B_DDR_A12
B_DDR _A5
B_DDR_DQ24
4_A8
A_DD R_D Q7
A_DD R_C L KE N
A_DDR_DQ20
B_DDR_DQ11
A_DDR_CLK1P_702MH z
1_A1
B_DDR_BA2
4_WE#_HSS
2_A12
B_DDR_CS0#
A_DDR_MCLK0N_702MHz
B_DDR_MCLK0P_702MHz
B_DDR_DQM3
B_DDR_DQ21
3_A8
1_A0
4_A9
3_CS0#_HS S
1_A0
A_DDR_DQS 2P
3_A9
A_DDR_MCLK1P_702MHz
1_A8
3_R AS #_HS S
3_R E S ET_HSS
B_DDR_DQ29
2_R E S ET_HSS
4_A11
B_DDR_DQ16
B_DDR_A3
2_D1.5V
B_DDR_DQ0
004
B_DDR_DQ4
004
A_DD R_D QS 2P
004
C3521
10u 16V
KZA510WJPZ
A_DDR_DQM3
004
*C 3 5 32
0.1u
10V
K
B_DDR_DQ23
004
*R3553
47
1
2
3
4
5
6
7
8
A_DDR_BA1
004
B_DDR_DQ29
004
R3540
47
1
2
3
4
5
6
7
8
A_DD R_WE #
004
A_DD R_BA 2
004
B_DDR_DQ16
004
B_DDR_DQ17
004
C3520
0.1u
10V
K
A_DDR_DQ24
004
B_DDR_A7
004
R3518
47
A_DD R_A9
004
A_DDR_DQM0
004
B_DDR
_DQ11
004
R3528
100
R3542
47
1
2
3
4
5
6
7
8
B_DDR_A13
004
B_DDR_DQS 0P
004
B_DDR_DQ8
004
B_DDR_DQS 2P
004
B_DDR _R E S ET
00
4
A_DDR_MCLK1N_702MHz
004
R3525
47
1
2
3
4
5
6
7
8
A_DD R_A3
004
R3503
47
R3516
0
2
1
3
4
A_DD R_C L KE N
004
A_DD R_D Q16
004
A_DD R_D Q0
004
C3513
10u
16V
K ZA510WJPZ
*R3561
47
*FL3511
NA119WJ
R3513
240 F
*R3547
1K
F
A_DD R
_DQ4
004
A_DD R_BA 0
004
FL3507
NA119WJ
B_DDR_DQ25
004
A_DD R_OD T
004
B_DDR _A3
004
R3523
47
1
2
3
4
5
6
7
8
R3534
100
A_DD R_A11
004
B_DDR _DQS3P
004
B_DDR _DQM3
004
A_DD R_D Q17
004
A_DD R_D Q26
004
B_DDR _A2
00
4
R3526
1K
F
B_DDR_BA2
004
B_DDR_DQ3
004
A_DDR_DQS 0N
004
B_DDR_DQ6
004
B_DDR _A6
004
B_DDR _DQM1
004
R3521
47
1
2
3
4
5
6
7
8
IXD555WJ QZ
A1
VDDQ
B1
VS S Q
C1
VDDQ
D1
VS S Q
E1
VSS
F1
VDDQ
G1
V
SSQ
H1
VREFDQ
J1
NC
K1
ODT
L1
NC
M1
VSS
N1
VDD
P1
VSS
R1
VDD
T1
VSS
T2
#RE S E T
T3
A13(NC)
T7
A14(NC)
T8
A8
T9
VSS
R9
VDD
P9
VSS
N9
VDD
M9
VSS
L9
NC
K9
CKE
J9
NC
H9
VDDQ
G9
VS S Q
F9
VS S Q
E9
VDDQ
D9
VDD
C9
VDDQ
B9
VS S Q
A9
VSS
A8
VDDQ
A7
DQU4
A3
DQU7
A2
DQU5
B2
VDD
C2
DQU3
D2
VDDQ
E2
VS S Q
F2
DQL2
G2
DQL6
H2
VDDQ
J2
VSS
K2
VDD
L2
#CS
M2
BA
0
N2
A3
P2
A5
R2
A7
R3
A9
R7
A1
1
R8
A6
P8
A4
N8
BA1
M8
VREFC A
L8
ZQ
K8
VDD
J8
VSS
H8
DQL5
G8
VSS
F8
DQL3
E8
VS S Q
D8
VS S Q
C8
DQU2
B8
DQU6
B7
#DQSU
B3
VSS
C3
DQU1
D3
DMU
E3
DQL0
F3
DQSL
G3
#DQSL
H3
DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3
BA
2
N3
A0
P3
A2
P7
A1
N7
A12(#BC )
M7
NC
L7
A10(AP)
K7
#CLK
J7
CLK
H7
DQL7
G7
VD
D
F7
DQL1
E7
DML
D7
DQU0
C7
DQS U
B_DDR_DQ18
004
A_DD R_A1
004
A_DD R_D QM1
004
B_DDR_DQ5
00
4
A_DD R_D Q1
004
A_DD R_D Q23
004
B_DDR _MCLK0N_702MH z
004
*C3530
10u 16V
KZA510WJPZ
R3505
47
1
2
3
4
5
6
7
8
C3502
0.1u
10V
K
A_DDR_DQ12
004
B_DDR _CAS#
004
A_DD R_A7
004
R3502
47
*C3536
0.1u
10V
K
B_DDR _C S0#
004
R3543
47
1
2
3
4
5
6
7
8
A_DD R_C S 0#
004
A_DD R_A2
004
A_DDR_MCLK1P_702MHz
004
A_DD R_D Q10
004
B_DDR _DQS3N
004
B_DDR_DQ31
004
A_DD R_D Q22
004
R3507
47
1
2
3
4
5
6
7
8
A_DDR_DQ31
004
C3507
10u
16V
KZA510WJPZ
B_DDR _A5
004
B_DDR_BA1
004
B_DDR_DQS1N
004
*R3555
47
1
2
3
4
5
6
7
8
*R3552
1K F
*C
3529
0.1u
10V
K
B
_DDR_RAS#
004
R3509
47
1
2
3
4
5
6
7
8
B_DDR_CLKE N
00
4
*FL3512
NA119WJ
A_DD R_C A S #
004
R3546
0
2
1
3
4
A_DD R_A13
004
A_DD R_D Q18
004
F L3505
NA119WJ
B_DDR_DQS0N
004
IXD555WJ QZ
A1
VDDQ
B1
VS S Q
C1
VDDQ
D1
VS S Q
E1
VSS
F1
VDDQ
G1
VS S Q
H1
VREFDQ
J1
NC
K1
ODT
L1
NC
M1
VSS
N1
VDD
P1
VSS
R1
VDD
T1
VSS
T2
#RE S E T
T3
A13(NC)
T7
A14(NC)
T8
A8
T9
VSS
R9
VDD
P9
VSS
N9
VDD
M9
VS
S
L9
NC
K9
CKE
J9
NC
H9
VDDQ
G9
VS S Q
F9
VS S Q
E9
VDDQ
D9
VDD
C9
VDDQ
B9
VS S Q
A9
VSS
A8
VDDQ
A7
DQU4
A3
DQU7
A2
DQU5
B2
VDD
C2
DQU3
D2
VDDQ
E2
VS S Q
F2
DQL2
G2
DQL6
H2
VDDQ
J2
VSS
K2
VDD
L2
#CS
M2
BA
0
N2
A3
P2
A5
R2
A7
R3
A9
R7
A11
R8
A6
P8
A4
N8
BA1
M8
VREFC A
L8
ZQ
K8
VDD
J8
VSS
H8
DQL5
G8
VSS
F8
DQL3
E8
VS S Q
D8
VS S Q
C8
DQ
U2
B8
DQU6
B7
#DQSU
B3
VSS
C3
DQ
U1
D3
DMU
E3
DQL0
F3
DQSL
G3
#DQSL
H3
DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3
BA2
N3
A0
P3
A2
P7
A1
N7
A12(#BC )
M7
NC
L7
A10(AP)
K7
#CLK
J7
CLK
H7
DQL7
G7
VDD
F7
DQL1
E7
DML
D7
DQU0
C7
DQS U
R3532
1K
F
B_DDR_DQS1P
004
IXD555WJ QZ
A1
VDDQ
B1
VS S Q
C1
VDDQ
D1
VS S Q
E1
VSS
F1
VDDQ
G1
V
SSQ
H1
VREFDQ
J1
NC
K1
ODT
L1
NC
M1
VSS
N1
VDD
P1
VSS
R1
VDD
T1
VSS
T2
#RE S E T
T3
A13(NC)
T7
A14(NC)
T8
A8
T9
VSS
R9
VDD
P9
VSS
N9
VDD
M9
VSS
L9
NC
K9
CKE
J9
NC
H9
VDDQ
G9
VS S Q
F9
VS S Q
E9
VDDQ
D9
VDD
C9
VDDQ
B9
VS S Q
A9
VSS
A8
VDDQ
A7
DQU4
A3
DQU7
A2
DQU5
B2
VDD
C2
DQU3
D2
VDDQ
E2
VS S Q
F2
DQL2
G2
DQL6
H2
VDDQ
J2
VSS
K2
VDD
L2
#CS
M2
BA
0
N2
A3
P2
A5
R2
A7
R3
A9
R7
A1
1
R8
A6
P8
A4
N8
BA1
M8
VREFC A
L8
ZQ
K8
VDD
J8
VSS
H8
DQL5
G8
VSS
F8
DQL3
E8
VSSQ
D8
VSSQ
C8
DQU2
B8
DQU6
B7
#DQSU
B3
VSS
C3
DQU1
D3
DMU
E3
DQL0
F3
DQS L
G3
#DQSL
H3
DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3
BA
2
N3
A0
P3
A2
P7
A1
N7
A12(#BC )
M7
NC
L7
A10(AP)
K7
#CLK
J7
CLK
H7
DQL7
G7
VD
D
F7
DQL1
E7
DML
D7
DQU0
C7
DQSU
R3537
1K F
B_DDR_DQ14
004
R3511
1K
F
A
_DDR_DQS 1P
004
F L3504
NA119WJ
A_DD R_D Q3
004
*R3557
47
1
2
3
4
5
6
7
8
R3529
240
F
B_DDR_A8
004
R3545
47
B_DDR _MCLK1N_702MHz
004
B_DDR_DQS2N
004
A_DD R_D QM2
004
A_DD R_D Q25
004
FL3509
NA119WJ
A_DDR_DQ2
004
A_DDR_DQ7
004
*R3556
47
1
2
3
4
5
6
7
8
C3504
10u
16V
KZA510WJPZ
R3539
47
1
2
3
4
5
6
7
8
R3527
1K
F
R3501
0
2
1
3
4
A_DDR_DQS 0P
004
B_DDR _DQM0
00
4
A_DD R_MC LK 0N_702MHz
004
A_DDR_DQS 2N
004
B_
DDR_DQ13
004
*R3551
1K
F
R3541
47
1
2
3
4
5
6
7
8
D+1.
5V
010
A_DD R
_DQ8
004
C3
523
0.1u
10V
K
A_DD R_A5
004
B_DDR _DQ22
004
C3505
0.1u
10V
K
A_DD R_A4
004
A_DD R_D Q19
004
R3520
47
1
2
3
4
5
6
7
8
A_DD R_D QS 3N
004
B_DDR _DQM2
004
C3506
0.1u
10V
K
R3533
1K
F
C3511
0.1u
10V
K
B_DDR _DQ27
004
A_DD R_D Q14
004
C3518
0.1u
10V
K
R3522
47
1
2
3
4
5
6
7
8
C3524
10u
16V
KZA510WJ
PZ
C3509
0.1u
10V
K
B_DDR_DQ9
004
B_DDR_DQ1
004
A_DDR_DQ28
004
A_DDR_RES E T
004
A_DDR_RAS#
004
R3544
47
*R 3 5 4 9
100
A_DDR_DQ5
004
C3516
10u
16V
KZA510WJPZ
B_DDR _A1
004
B_DDR_DQ30
004
A_DDR_A12
004
A_DDR_DQ6
004
R3524
47
1
2
3
4
5
6
7
8
F
L3501
NA119WJ
R3535
240 F
B_DDR _DQ15
004
B_DDR _DQ19
004
A_DD R_A6
004
A_DD R_D Q21
004
B_DDR _A12
004
R3531
1K F
R3517
47
A_DDR_DQS 3P
004
B_DDR _DQ21
004
R3504
47
1
2
3
4
5
6
7
8
*R3550
240 F
B_DDR_A4
004
B_DDR _A11
004
A_DDR_A0
004
B_DDR _DQ26
004
B_DDR _A9
004
B_DDR _WE#
004
IXD555WJ QZ
A1
VDDQ
B1
VS S Q
C1
VDDQ
D1
VS S Q
E1
VSS
F1
VDDQ
G1
VS S Q
H1
VREFDQ
J1
NC
K1
ODT
L1
NC
M1
VSS
N1
VDD
P1
VSS
R1
VDD
T1
VSS
T2
#RE S E T
T3
A13(NC)
T7
A14(NC)
T8
A8
T9
VSS
R9
VDD
P9
VSS
N9
VDD
M9
VS
S
L9
NC
K9
CKE
J9
NC
H9
VDDQ
G9
VS S Q
F9
VS S Q
E9
VDDQ
D9
VDD
C9
VDDQ
B9
VS S Q
A9
VSS
A8
VDDQ
A7
DQU4
A3
DQU7
A2
DQU5
B2
VDD
C2
DQU3
D2
VDDQ
E2
VS S Q
F2
DQL2
G2
DQL6
H2
VDDQ
J2
VSS
K2
VDD
L2
#CS
M2
BA
0
N2
A3
P2
A5
R2
A7
R3
A9
R7
A11
R8
A6
P8
A4
N8
BA1
M8
VREFC A
L8
ZQ
K8
VDD
J8
VSS
H8
DQL5
G8
VSS
F8
DQL3
E8
VSSQ
D8
VSSQ
C8
DQ
U2
B8
DQU6
B7
#DQSU
B3
VSS
C3
DQ
U1
D3
DMU
E3
DQL0
F3
DQS L
G3
#DQSL
H3
DQL4
J3
#RAS
K3
#CAS
L3
#WE
M3
BA2
N3
A0
P3
A2
P7
A1
N7
A12(#BC )
M7
NC
L7
A10(AP)
K7
#CLK
J7
CLK
H7
DQL7
G7
VDD
F7
DQL1
E7
DML
D7
DQU0
C7
DQS U
A_DD R_D Q27
004
C3525
0.1u
10
V
K
B_DDR _A0
00
4
R3506
47
1
2
3
4
5
6
7
8
A_DD R_D Q13
004
R3
515
1K F
B_DDR_MCLK1P_702MHz
004
F L3503
NA119WJ
R3510
1K
F
*R3558
47
1
2
3
4
5
6
7
8
*R 3 5 4 8
1K
F
B_DDR_DQ12
004
B_DDR_DQ2
004
B_DDR_BA0
004
R3508
47
1
2
3
4
5
6
7
8
B_DDR_DQ7
004
A_DD R_D Q20
004
A_DD R_A8
004
R3536
1K
F
F L3506
NA119WJ
A_DD R_D Q29
004
B_DDR_DQ24
004
B_DDR_A14
004
A_DD R_D Q11
004
B_DDR_DQ28
004
R3512
100
A_DD R_A10
004
F L3508
NA119WJ
R3530
1K F
B_DDR _MCLK0P_702MHz
00
4
R3514
1K F
*R3560
47
B_DDR_DQ20
004
A_DDR_DQ15
004
B_DDR_ODT
004
F L3502
NA119WJ
A_DD R_D Q30
004
B_DDR_A10
004
C3512
0.
1u
10V
K
A
_DDR_DQS 1N
004
A_DD R_A14
004
A_DDR_DQ9
004
C3527
0.1u
10V
K
*C 3 5 33
10u
16V
KZA510WJPZ
B_DDR_DQ10
004
*R3554
47
1
2
3
4
5
6
7
8
R3538
47
1
2
3
4
5
6
7
8
*FL3510
NA119WJ
A_DD R_MC LK 0P _702MHz
004
*R 3 5 6 2
0
2
1
3
4
TOMAIN10(POWER SUPPLY)
TOMAIN4(CPU)
TOMAIN4(CPU)
DUNTK F953WE 06
*IC 3 50 4
DDR3 #1
2Gbit, 1600Mbps
*IC 3 50 3
DDR3 #1
2Gbit, 1600Mbps
*IC 3 50 2
DDR3 #1
2Gbit, 1600Mbps
*IC 3501
DDR3 #1
2G bit, 1 6 00 Mbps
P
C
7
N
G
L
K
9
F
3
E
9
P
A
B
M
H
1
T
L
2
D
J
R
1
C
87
N
G
T
H
A
R
M
9
C
H
M
H
T
J
G
K
A
M
G
R
B
22
J
K
1 8
F
P
B
C
L
K
F
A
2
P
D
D
N
B
D
8
F
37
J
E
N
3
7
R
1
E
L
3
8
9
E
T
MAIN5 (DD R)
C hannel-A Channel-B

Sharp LC-60LE657U Specifications

General

Brand	Sharp
Model	LC-60LE657U
Category	LCD TV
Language	English