Siemens Simatic S7-300 - Page 16

xvi
S7-300, Installation and Hardware
EW A 4NEB 710 6078-02a
8-3 Possible Reasons for MRES Request by CPU 8-11. . . . . . . . . . . . . . . . . . . . . . .
8-4 Internal CPU Events on Memory Reset 8-13. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-1 Performance Characteristics of the CPUs 10-2. . . . . . . . . . . . . . . . . . . . . . . . . . .
10-2 Test Functions of CPUs 10-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-3 Power Supply Terminals of the CPUs 10-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-4 Communication Features via the MPI of the CPU 10-11. . . . . . . . . . . . . . . . . . . .
10-5 Characteristics of the Clock for the CPUs 10-13. . . . . . . . . . . . . . . . . . . . . . . . . . .
10-6 Overview: Blocks of the CPUs 10-15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-7 OBs for Scan Cycle and Restart 10-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-8 OBs for Internal and External Interrupts 10-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-9 OBs for Error/Fault Response 10-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-10 Registers of the CPUs 10-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-11 “Startup” Parameter Block 10-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-12 “Scan Cycle” Parameter Block 10-21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-13 “Clock Memories” Parameter Block 10-22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-14 “Retentive Areas” Parameter Block 10-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-15 “Hardware Interrupts” Parameter Block 10-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-16 “Time-of-Day Interrupts” Parameter Block 10-26. . . . . . . . . . . . . . . . . . . . . . . . . . .
10-17 “Cyclic Interrupts” Parameter Block 10-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-18 “Diagnostics” Parameter Block 10-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-19 “Clock” Parameter Block 10-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-20 “MPI Addresses” Parameter Block 10-30. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-21 “Interrupt Inputs” Parameter Block 10-32. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-22 Start Information for OB 40 for the Interrupt Inputs for the Integrated I/O 10-33
10-23
”Protection” Parameter Block 10-34. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-24 ”Mode” Parameter Block 10-34. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-25 Characteristic Features of the Integrated Inputs and Outputs of
the CPU 314 IFM 10-53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-1 CPU 315-2 DP Address Areas and Their Sizes 11-2. . . . . . . . . . . . . . . . . . . . . .
11-2 Description of the “BUSF” and “SF DP” LEDs on a CPU 315-2 DP
Configured as DP Master 11-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-3 Description of the “BUSF” and “SF DP” LEDs on a CPU 315-2 DP
Configured as DP Slave 11-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-4 Configuring Example for the Address Areas in the Intermediate Memory 11-7
11-5
Responses to Status Changes or Interruptions of Useful Data T ransfers
in DP Master and
DP Slave 11-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-6 Evaluating RUN-ST OP T ransitions in the DP Master/DP Slave 11-15. . . . . . . .
11-7 Function Blocks for Slave Diagnostics 11-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-8 Format of Station Status 1 11-18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-9 Format of Station Status 2 11-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-10 Format of Station Status 3 11-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-11 Format of the Master PROFIBUS Address (Byte 3) 11-20. . . . . . . . . . . . . . . . . . .
11-12 Format of the Manufacturer Identification (Bytes 4 and 5) 11-20. . . . . . . . . . . . . .
11-13 Format of the Configuring Frame 11-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-14 Identifiers for the Address Areas of the Intermediate Memory 11-28. . . . . . . . . .
11-15 Format of the Configuring Frame for Non-S7 DP Masters 11-30. . . . . . . . . . . . .
12-1 Operating System Execution T imes of the CPUs 12-7. . . . . . . . . . . . . . . . . . . . .
12-2 Process Image Update of CPUs 12-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12-3 CPU-specific Factors for the User Program Execution T ime 12-8. . . . . . . . . . .
12-4 Updating the S7 T imers 12-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12-5 Update T ime and SFB Runtimes 12-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Contents