Lattice Semiconductor ECP5 Versa - Page 13

13
ECP5 Versa Development Board
®
Table 9. DDR3 Memory Controller Interconnections
DDR3 Signal
FPGA Ball
Number DDR3 Signal
FPGA Ball
Nu
mber
DQ0 L5 A0 P2
DQ1 F1 A1 C4
DQ2 K4 A2 E5
DQ3 G1 A3 F5
DQ4 L4 A4 B3
DQ5 H1 A5 F4
DQ6 G2 A6 B5
DQ7 J3 A7 E4
DQ8 D1 A8 C5
DQ9 C1 A9 E3
DQ10 E2 A10 D5
DQ11 C2 A11 B4
DQ12 F3 A12 C3
DQ13 A2 K_0 M4
DQ14 E1 K_0# N5
DQ15 B1 CAS# L1
DQS0 K2 BA0 P5
DQS0# J1 BA1 N3
DQS1 H4 BA2 M3
DQS1# G5 ODT L2
CE0 N2 CS0# K1
RAS# P1 WE# M1
CLKP P3 VREF K5
CLKN P4 DM0 J4
RST# N4 DM1 H5