Pilz PSS CPU Series - Page 10

Bedienungsanleitung 7
DEUTSCH
Programmspeicher Fail-safe-Teil PSS CPU, PSS1 CPU, PSS SF CPU,
PSS1 SF CPU:
64 KByte Flash-Memory integriert
PSS CPU 2, PSS1 CPU 2, PSS SB CPU,
PSS1 SB CPU:
256 KByte Flash-Memory integriert
Programmspeicher Standard-Teil PSS CPU, PSS1 CPU, PSS SF CPU,
PSS1 SF CPU: Kassette mit 256/512 KByte
Flash-Memory oder RAM
PSS CPU 2, PSS1 CPU 2, PSS SB CPU,
PSS1 SB CPU:
512 KByte Flash-Memory integriert
Display vierstellig
Schnittstellen PSS CPU, PSS1 CPU, PSS SF CPU,
PSS1 SF CPU, PSS SB CPU, PSS1 SB CPU:
RS 485 für Programmiergerät und RS 232
für Anwender, galvanisch getrennt
PSS CPU 2, PSS1 CPU 2:
RS 232/RS485 für Anwender und für
Programmiergerät, galvanisch getrennt
PSS SB CPU, PSS1 SB CPU:
SafetyBUS p-Schnittstelle
SafetyBUS p
(nur PSS SB CPU und PSS1 SB CPU)
Übertragungsrate max. 500 kBaud
Leitungslänge max. 3000 m
Übertragungsart differentielle Zweidrahtleitung
Anschluß 9polige Sub-D-Verbindungsstecker
Umweltdaten
Schutzart (EN 60529, 10/91) IP 20 (auf Baugruppenträger montiert)
Einbaulage senkrecht in Baugruppenträger
Umgebungstemperatur (DIN IEC 68-2-14, 06/87)0 ... 60 °C
Lagertemperatur (EN 60068-2-1/-2, 03/93) -25 ... +70 °C
Feuchtebeanspruchung
(DIN IEC 68-2-30, 09/86) max. 95 % r. F.
Betauung unzulässig
Schwingen (EN 60068-2-6, 04/95) Frequenzbereich: 10 ... 100 Hz
Amplitude: 0,1 mm, max. 3g
Schock (DIN IEC 68-2-29) 30g, 11 ms/10g, 16 ms