A3V56S30FTP
A3V56S40FTP
256M Single Data Rate Synchronous DRAM
Revision 1.1 Mar., 2010
Page 2 / 39
CLK : Master Clock DQM : Output Disable / Write Mask (A3V56S30FTP)
CKE : Clock Enable DQMU,L : Output Disable / Write Mask (A3V56S40FTP)
/CS : Chip Select A0-12 : Address Input
/RAS : Row Address Strobe BA0,1 : Bank Address
/CAS : Column Address Strobe Vdd : Power Supply
/WE : Write Enable VddQ : Power Supply for Output
DQ0-7 : Data I/O (A3V56S30FTP) Vss : Ground
DQ0-15 : Data I/O (A3V56S40FTP) VssQ : Ground for Output