Integra DTR-8.8 - Logic Diagram

IC BLOCK DIAGRAMS AND TERMINAL DESCRIPTIONS -84
LOGIC DIAGRAM
PIN CONFIGURATION
Q212: M29W128FL70 (128 Mbit Flash Memory)
TX-NR905/NA905
23
A0-A22
W
DQ0-DQ14
V
CC
M29W128FH
M29W128FL
E
V
SS
15
G
RP
DQ15A-1
RB
V
PP
/WP
BYTE
Signal names
A0-A2 Address Inputs
DQ0-DQ7 Data Inputs/Outputs
DQ8-DQ14 Data Inputs/Outputs
DQ15A− 1 Data Input/Output or Address Input
E
Chip Enable
G
Output Enable
W
Write Enable
RP
Reset/Block Temporary Unprotect
RB
Ready/Busy Output
BYTE
Byte/Word Organization Select
V
CC
Supply voltage
V
PP
/WP V
PP
/Write Protect
V
SS
Ground
yllanretnI detcennoC toNCN
DQ3
DQ9
DQ2
A6
DQ0
W
A3
RB
DQ6
A19
A8
DQ13
A17
A12
DQ14
A2
DQ12
DQ10
DQ15A-1
V
CC
DQ4
DQ5
A7
DQ7
V
PP
/WP
A21
M29W128FH
M29W128FL
14
1
15
28 29
42
43
56
DQ8
NC
A20
A1
A18
A4
A5
DQ1
DQ11
G
A14
61A51A
A13
BYTE
NC
A22
V
SS
E
A0
RP
V
SS
A9
A10
A11
NC
NC
NC
NC
V
CC
w w w . x i a o y u 1 6 3 . c o m
Q Q
3
7
6 3
1 5 1 5
0 9 9
2
8 9
4 2
9 8
T E L 1 3 9 4 2 2 9 6 5 1 3 9 9 2 8 9 4 2 9 8 0 5 1 5 1 3 6 7 3
Q Q
TEL 13942296513 QQ 376315150 892498299 TEL 13942296513 QQ 376315150 892498299
http://www.xiaoyu163.com
http://www.xiaoyu163.com