Pin Port Name PD/PU I/O
STANDBY MODE
Note
STBY
TIMER
STBY
Network
STBY
OLED
STBY
OLED+NW
STBY
62 SP_PROTECT PU I I I I I I DC Power Detect (SPK OUT)
63
+1V2_NET_P_
CONT
PD O O/L O/L O/H O/L O/H Power Control for CY920_+1.2V
64 OPEN - O O/L O/L O/L O/L O/L OPEN
65 TEST2 PD I I I I I I Boot for Check PCB mode
66 OPEN - O O/L O/L O/L O/L O/L OPEN
67 DIR_INT
PD(DIR_
RERR)
Common
I I I I I I PCM9211(DIR) Control
68 DIR_RST PD O O/L O/L O/L O/L O/L PCM9211(DIR) Control
69 E_SPIMOEI - O O/L O/L O/L O/L O/L CY920 SPI
70 E_SPIMIEO - I I I I I I CY920 SPI
71 E_SPICLK - O O/L O/L O/L O/L O/L CY920 SPI
72 DIR_INT1 PD I I I I I I
Analog Input Detection from PCM9211 (Not
used)
73 /H/P_MUTE PD O O/L O/L O/L O/L O/L H/P MUTE
74 VCC - - - - - - - +3.3V_CPU
75 SW_MUTE PD O O/L O/L O/L O/L O/L SW MUTE
76 VSS - - - - - - - GND
77 /5558_RESET PU O O/L O/L O/L O/L O/L TAS 5558 System Reset input (11 pin)
78 /H/P_ON PU O O/L O/L O/L O/L O/L
TAS 5558 Headphone in/out selector (12
pin)
79 /5558_PDN PU(DTA) O O/L O/L O/L O/L O/L TAS 5558 Power down (12 pin)
80 /5558_MUTE PU(DTA) O O/L O/L O/L O/L O/L TAS 5558 Soft mute of outputs (14 pin)
81 OPEN - O O/L O/L O/L O/L O/L OPEN
82 5558_SDA PU I/O I I I I I TAS 5558 I2C SDA (24 pin)
83 5558_SCL PU I/O I I I I I TAS 5558 I2C SCL (25 pin)
84 /5142_SD PU I I I I I I TAS 5142 Shutdown Signal
85 /5142_OTW PU I I I I I I TAS 5142 Overtemperature Warning Signal
86 DIR_DO - I I I I I I PCM9211(DIR) Control
87 DIR_DI - O O/L O/L O/L O/L O/L PCM9211(DIR) Control
88 DIR_CL - O O/L O/L O/L O/L O/L PCM9211(DIR) Control
89 DIR_CE - O O/L O/L O/L O/L O/L PCM9211(DIR) Control
90 DIR_RERR PD I I I I I I PCM9211(DIR) Control
91 VCC - - - - - - - +3.3V_CPU
92 TEST3 PD I I I I I I Boot for Check PCB mode
93 VSS - - - - - - - GND
94
+3V3_NET_P_
CONT
PD O O/L O/L O/H O/L O/H Power Control for CY920_+3.3V
95
+2V5_NET_P_
CONT
PD O O/L O/L O/H O/L O/H Power Control for CY920_+2.5V
96
+1V8_NET_P_
CONT
PD O O/L O/L O/H O/L O/H Power Control for CY920_+1.8V
97 USB_OE - O O/L O/L O/L O/L O/L
Mute Control When Switching USB Route
(H：MUTE / L：Enable)
98 AUDIO_P_CONT PD O O/L O/L O/L O/L O/L Power Control (-/+3.3V_D1, -/+12V_A)
99 +5V_P_CONT PD O O/L O/L O/H O/L O/H Power Control for CY920_+5V
100 HP/DET PU I I I I I I H/P detect
101 FRONT_USB_SW PD O O/L O/L O/L O/L O/L Front USB Switch IC Control
102 NFC_ACK PU I I I I I I Bluetooth Pairing Mode
103 iOS_ACK PU I I I I I I WiFi Sharing Start
104 WPS_ACK PU I I I I I I WPS Start
105 SRAMSTB PU O O/L O/L O/L O/L O/L SRAMSTB Control for CD DSP
106 BUS3 PU I/O O/L O/L O/L O/L O/L CD DSP (TC94A92FG) Control
107 BUS2 PU I/O O/L O/L O/L O/L O/L CD DSP (TC94A92FG) Control
108 BUS1 PU I/O O/L O/L O/L O/L O/L CD DSP (TC94A92FG) Control
109 BUS0 PU I/O O/L O/L O/L O/L O/L CD DSP (TC94A92FG) Control
110 CCE PU O O/L O/L O/L O/L O/L CD DSP Control (Chip Enable)
111 BUCK PU O O/L O/L O/L O/L O/L CD DSP Control (BUS CLK)
112 OPSW PU I I I I I I Open SW from CD Mecha
113 CLSW PU I I I I I I Close SW from CD Mecha
114 LNSW PU I I I I I I Limit SW from CD Mecha
115 DECRST PU O O/L O/L O/L O/L O/L Reset for CD DSP (TC94A92FG)
116 DREQ - I I I I I I CD DSP (TC94A92FG) DREQ
117 SBSY PU I I I I I I
CD Monitor (Default: SBSY) from CD DSP
(TC94A92FG)
61
To Next Page