AUREUS TMS320DA610, TMS320DA601
FLOATING-POINT DIGITAL SIGNAL PROCESSORS
SPRS002I − SEPTEMBER 2001 − REVISED OCTOBER 2005
3
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443
GDP BGA package (bottom view)
V
SS
V
SS
CLKIN CV
DD
V
SS
V
SS
V
SS
CV
DD
DV
DD
CE2 EA4 DV
DD
ED17 EA6 DV
DD
EA13 V
SS
EA15 EA19 CE1 CV
DD
V
SS
GP0[5]
(EXT_INT5)/
AMUTEIN0
GP0[4]
(EXT_INT4)/
AMUTEIN1
CV
DD
ED16 BE3 CE3 EA3 EA5 EA8 EA10
EMU4 OSCOUT NMI
EA12 DV
DD
HD9/
GP0[9]
HD6/
AHCLKR1
CV
DD
HD4/
GP0[0]
HD3/
AMUTE1
ED20 ED19
CV
DD
CLK
MODE0
PLLHV
ARE
/
SDCAS
/
SSADS
DV
DD
HD14/
GP0[14]
HD12/
GP0[12]
CV
DD
DV
DD
V
SS
CV
DD
DV
DD
RSVRSV TRST TMS EMU1DV
DD
AOE/
SDRAS
/
SSOE
V
SS
DV
DD
EA11
HD15/
GP0[15]
HD10/
GP0[10]
V
SS
HD8/
GP0[8]
HD5/
AHCLKX1
CV
DD
V
SS
V
SS
V
SS
ED18 BE2
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
1 23 45 6 7 89 1011121314151617181920
Y
W
V
U
T
R
P
N
M
L
K
J
H
G
F
E
D
C
B
A
V
SS
AWE/
SDWE
/
SSWE
RSV TCK TDI TDO CV
DD
CV
DD
V
SS
RESET V
SS
HD13/
GP0[13]
HD11/
GP0[11]
DV
DD
HD7/
GP0[3]
OSCV
DD
DV
DD
EA7 EA9 V
SS
EA14 EA16 EA18 DV
DD
EA20EA2ARDY ECLKOUT ECLKIN
CLKOUT2/
GP0[2]
EMU3 OSCV
SS
EMU5
BE0
DV
DD
CE0 CV
DD
EA17
V
SS
V
SS
V
SS
DV
DD
EMU2
V
SS
DV
DD
CV
DD
DV
DD
V
SS
V
SS
CV
DD
CV
DD
DV
DD
V
SS
CV
DD
CV
DD
DV
DD
V
SS
EA21 BE1 V
SS
V
SS
CV
DD
CV
DD
RSV V
SS
EMU0 CLKOUT3 CV
DD
OSCIN V
SS
CV
DD
CV
DD
DV
DD
V
SS
HD2/
AFSX1
DV
DD
HD1/
AXR0[8]/
AXR1[7]
ED22 ED21 ED23
GP0[6]
(EXT_INT6)
CLKS1/
SCL1
V
SS
GP0[7]
(EXT_INT7)
V
SS
V
SS
ED13/
GP1[13]
ED15/
GP1[15]
ED14/
GP1[14]
V
SS
V
SS
HDS1/
AXR0[9]/
AXR1[6]
HAS
/
ACLKX1
HD0/
AXR0[11]/
AXR1[4]
ED24 ED25 DV
DD
CV
DD
DV
DD
ED27 ED26
CV
DD
HDS2/
AXR0[10]/
AXR1[5]
V
SS
HCS/
AXR0[13]/
AXR1[2]
TOUT1/
AXR0[4]/
AXR1[11]
TINP1/
AHCLKX0
DV
DD
CV
DD
CV
DD
DV
DD
ED11/
GP1[11]
ED12/
GP1[12]
TOUT0/
AXR0[2]/
AXR1[13]
TINP0/
AXR0[3]/
AXR1[12]
CLKX0/
ACLKX0
V
SS
V
SS
ED9/
GP1[9]
V
SS
ED10/
GP1[10]
V
SS
ED28 ED29 ED30
V
SS
HCNTL0/
AXR0[12]/
AXR1[3]
HCNTL1/
AXR0[14]/
AXR1[1]
HR/W/
AXR0[15]/
AXR1[0]
FSX0/
AFSX0
SDA0 V
SS
V
SS
ED6/
GP1[6]
ED7/
GP1[7]
ED8/
GP1[8]
CLKR0/
ACLKR0
V
SS
DX0/
AXR0[1]/
AXR1[14]
SCL0 ED31
V
SS
DV
DD
HRDY/
ACLKR1
HHWIL/
AFSR1
FSR0/
AFSR0
CLKR1/
AXR0[6]/
AXR1[9]
DR1/
SDA1
V
SS
V
SS
DV
DD
ED4/
GP1[4]
ED5/
GP1[5]
DR0/
AXR0[0]/
AXR1[15]
DV
DD
V
SS
FSR1/
AXR0[7]/
AXR1[8]
HOLD
HOLDA
BUS
REQ
HINT/
GP0[1]
FSX1
DX1/
AXR0[5]/
AXR1[10]
CLKX1/
AMUTE0
CV
DD
CV
DD
ED2/
GP1[2]
ED3/
GP1[3]
CV
DD
CV
DD
V
SS
CLKS0/
AHCLKR0
CV
DD
CV
DD
ED0/
GP1[0]
ED1/
GP1[1]
V
SS
Shading denotes the GDP package pin functions that drop out on the PYP package.
MS-8
To Next Page
