Alcatel-Lucent 7750 SR OS - Page 9

7750 SR OS Interface Configuration Guide Page 9
LIST OF FIGURES
7750 SR-Series Interfaces
Figure 1: MLPPP 24-bit Fragment Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
Figure 2: MLPPP 12-bit Fragment Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
Figure 3: Frame Sequence of Events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50
Figure 4: Original MLPPP Header Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
Figure 5: MC-MLPPP Short Sequence Header Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
Figure 6: MLPPP Class Queue Thresholds for In-Profile and Out-of-Profile Packets. . . . . . . . . . . . . . . .54
Figure 7: MLPPP Class Queue Scheduling Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55
Figure 8: APS Protection (Single Chassis APS) and Switchover . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
Figure 9: SC-APS Group with MDA and IOM Protection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
Figure 10: MC-APS Group Protects Against Node Failure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
Figure 11: APS Working and Protection Circuit Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76
Figure 12: SC-APS MLPPP on Channelized Access Interfaces Example . . . . . . . . . . . . . . . . . . . . . . . . .84
Figure 13: MC-APS MLPPP on Channelized Access Intefaces Example. . . . . . . . . . . . . . . . . . . . . . . . . .85
Figure 14: Multi-Chassis APS Application. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86
Figure 15: Access and Node and Network Resilience . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
Figure 16: MC-APS with ATM VLL Redundancy. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
Figure 17: Mobile RAN with Microwave Transport Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
Figure 18: 1+1 APS Protected Microwave SDH Transport . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
Figure 19: LLDP Internal Architecture for a Network Node . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
Figure 20: Generic Customer Use Case For LLDP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
Figure 21: LAG Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
Figure 22: LAG on Access Interconnection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
Figure 23: LAG on Access Failure Switchover . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
Figure 24: MC-LAG Dual Homing to Remote PE Pairs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118
Figure 25: MC-LAG Dual Homing to Local PE-Pairs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119
Figure 26: P2P Redundant Connection Through a Layer 2 VPN Network . . . . . . . . . . . . . . . . . . . . . . . .121
Figure 27: DSLAM Dual-Homing Using MC-LAG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .123
Figure 28: 802.1x Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
Figure 29: 802.1x Authentication Scenario . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126
Figure 30: 802.1x EAPOL Timers (left) and RADIUS Timers (right) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .128
Figure 31: MTU Configuration Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
Figure 32: Slot, Card, MDA, and Port Configuration and Implementation Flow . . . . . . . . . . . . . . . . . . . .139
Figure 33: Channelized DS3 Port Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
Figure 34: Channelized OC-12 Port Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .176