Xilinx KCU105 User Manual

KCU105 Board User Guide www.xilinx.com 18
UG917 (v1.4) September 25, 2015
Chapter 1: KCU105 Evaluation Board Features
AF23 DDR4_DQ11 POD12_DCI C7 DQU3 U60
AH23 DDR4_DQ12 POD12_DCI C2 DQU4 U60
AF24 DDR4_DQ13 POD12_DCI C8 DQU5 U60
AH22 DDR4_DQ14 POD12_DCI D3 DQU6 U60
AG25 DDR4_DQ15 POD12_DCI D7 DQU7 U60
AG21 DDR4_DQS0_T DIFF_POD12_DCI G3 DQSL_T U60
AH21 DDR4_DQS0_C DIFF_POD12_DCI F3 DQSL_C U60
AH24 DDR4_DQS1_T DIFF_POD12_DCI B7 DQSU_T U60
AJ25 DDR4_DQS1_C DIFF_POD12_DCI A7 DQSU_C U60
AD21 DDR4_DM0 POD12_DCI E7 DML_B/DBIL_B U60
AE25 DDR4_DM1 POD12_DCI E2 DMU_B/DBIU_B U60
AL22 DDR4_DQ16 POD12_DCI G2 DQL0 U61
AL25 DDR4_DQ17 POD12_DCI F7 DQL1 U61
AM20 DDR4_DQ18 POD12_DCI H3 DQL2 U61
AK23 DDR4_DQ19 POD12_DCI H7 DQL3 U61
AK22 DDR4_DQ20 POD12_DCI H2 DQL4 U61
AL24 DDR4_DQ21 POD12_DCI H8 DQL5 U61
AL20 DDR4_DQ22 POD12_DCI J3 DQL6 U61
AL23 DDR4_DQ23 POD12_DCI J7 DQL7 U61
AM24 DDR4_DQ24 POD12_DCI A3 DQU0 U61
AN23 DDR4_DQ25 POD12_DCI B8 DQU1 U61
AN24 DDR4_DQ26 POD12_DCI C3 DQU2 U61
AP23 DDR4_DQ27 POD12_DCI C7 DQU3 U61
AP25 DDR4_DQ28 POD12_DCI C2 DQU4 U61
AN22 DDR4_DQ29 POD12_DCI C8 DQU5 U61
AP24 DDR4_DQ30 POD12_DCI D3 DQU6 U61
AM22 DDR4_DQ31 POD12_DCI D7 DQU7 U61
AJ20 DDR4_DQS2_T DIFF_POD12_DCI G3 DQSL_T U61
AK20 DDR4_DQS2_C DIFF_POD12_DCI F3 DQSL_C U61
AP20 DDR4_DQS3_T DIFF_POD12_DCI B7 DQSU_T U61
AP21 DDR4_DQS3_C DIFF_POD12_DCI A7 DQSU_C U61
AJ21 DDR4_DM2 POD12_DCI E7 DML_B/DBIL_B U61
AM21 DDR4_DM3 POD12_DCI E2 DMU_B/DBIU_B U61
AH28 DDR4_DQ32 POD12_DCI G2 DQL0 U62
Table 1-4: DDR4 Memory Connections to the FPGA (Cont’d)
FPGA
(U1) Pin
Schematic Net
Name
I/O Standard
Component Memory
Pin # Pin Name Ref. Des.
Send Feedback

Xilinx KCU105 Specifications

General

Brand	Xilinx
Model	KCU105
Category	Motherboard
Language	English