Astrodesign VG-879 - Page 99

Chapter 4 Digital Output Settings (DIGITAL OUTPUT)
99
The case of a 4096 x 2160＠30 Hz resolution, 297 MHz dot
clock, and 10-bit output gradation is explained as an example.
Data transfer method
Assignment of each lane
D 0 D 4 D 8 D 12
・・・
・・・
D 3 D 7 D 11 D 15
D 2 D 6 D 10 D 14
D 1 D 5 D 9 D 13
・・・
[9：0] [9：0] [9：0] [9：0][9：0] [9：0] [9：0] [9：0]
[9：0] [9：0] [9：0] [9：0][9：0] [9：0] [9：0] [9：0]
・・・
[9：0] [9：0] [9：0] [9：0][9：0] [9：0] [9：0] [9：0]
・・・
[9：0] [9：0] [9：0] [9：0][9：0] [9：0] [9：0] [9：0]
CLK
74MHz
L0～L2159
L0～L2159
L0～L2159
L0～L2159
Lane 1
Lane 2
Lane 3
Lane 4
D 4092
D 4095
D 4094
D 4093
D 4088
D 4091
D 4090
D 4089
D 4084
D 4087
D 4086
D 4085
D 4080
D 4083
D 4082
D 4081
Lane 3 Lane 4Lane 1 Lane 2