Sony HBD-E280 - Memory Section Block Diagram

HBD-E280/T28
HBD-E280/T28
2828
5-2. BLOCK DIAGRAM - MEMORY Section -
SD-RAM
IC106
RWE_
RA0 - RA13
RDQ0 - RDQ15
RCS_
AE13
AE15
L3
L2
/WE
RBA0
AG14 M2
BA0
RBA1
AD19 N8
BA1
RBA2
AC15 M3
BA2
/CS
RCAS_
RRAS_
AD14
AC13
K3
J3
/CAS
/RAS
RCKE
AG16 K9
CKE
RCLK0
AG24 J7
CK
RCLK0_
AH24 K7
/CK
RDQM1
RDQS1
AD21
AH21
D3
C7
DMU
DQSU
RDQS1_
RDQM0
AG21
AE21
B7
E7
/DQSU
DML
RODT
AC14 K1
ODT
RDQS0
AG20 F3
DQSL
RDQS0_
AH20 G3
/DQSL
T2
/RESET
A0 - A12, NC
DQL0 - DQL7,
DQU0 - DQU7
SD-RAM
IC107
RDQ16 - RDQ31
RCLK1
AG13
RCLK1_
AH13
RDQM3
RDQS3
AD9
AH10
RDQS3_
RDQM2
AG10
AD10
RDQS2
AG9
RDQS2_
AH9
A0 - A12, NC
DQL0 - DQL7,
DQU0 - DQU7
SD-RAM
IC206
A0 - A12, NC
DQL0 - DQL7,
DQU0 - DQU7
SD-RAM
IC207
A0 - A12, NC
DQL0 - DQL7,
DQU0 - DQU7
NAND FLASH
IC501
BD DECODER
IC101 (2/4)
NFD0 - NFD7
D1A0 - D1A13
D0A0 - D0A13
D0A0 -
D0A13
D1A0 - D1A13
NFWEN
AG4 18
WE
NFREN
AD4 8
RE
NFCEN
NFRBN
AH2
AE3
9
7
CE
RY/BY
NFALE
NFCLE
AF4
AG3
17
16
ALE
CLE
EEPROM
IC6601
VDIN31
C21 13
I2C_SDA
VDIN30
D21 12
I2C_SCL
4
RESET
19
WP
IO1 - IO8
X401
27MHz
NS_XTALO
NS_XTALI
B13
A13
CPU_XRST
A
T2
/RESET
RRESET
AC16
L3
L2
/WE
M2
BA0
N8
BA1
M3
BA2
/CS
K3
J3
/CAS
/RAS
K9
CKE
J7
CK
K7
/CK
D3
C7
DMU
DQSU
B7
E7
/DQSU
DML
K1
ODT
F3
DQSL
G3
/DQSL
L3
L2
/WE
M2
BA0
N8
BA1
M3
BA2
/CS
K3
J3
/CAS
/RAS
K9
CKE
J7
CK
K7
/CK
D3
C7
DMU
DQSU
B7
E7
/DQSU
DML
K1
ODT
F3
DQSL
G3
/DQSL
T2
/RESET
T2
/RESET
L3
L2
/WE
M2
BA0
N8
BA1
M3
BA2
/CS
K3
J3
/CAS
/RAS
K9
CKE
J7
CK
K7
/CK
D3
C7
DMU
DQSU
B7
E7
/DQSU
DML
K1
ODT
F3
DQSL
G3
/DQSL
RWE_B_
RA0_B - RA13_B
RDQ0_B - RDQ15_B
RCS_B_
AE28
AB25
RBA0_B
AB26
RBA1_B
T24
RBA2_B
W25
RCAS_B_
RRAS_B_
AC26
AD28
RCKE_B
V27
RCLK0_B
L27
RCLK0_B_
L28
RDQM1_B
RDQS1_B
R24
P28
RDQS1_B_
RDQM0_B
P27
P25
RODT_B
AD27
RDQS0_B
R27
RDQS0_B_
R28
RDQ16_B - RDQ31_B
RCLK1_B
AB27
RCLK1_B_
AB28
RDQM3_B
RDQS3_B
AE26
AF28
RDQS3_B_
RDQM2_B
AF27
AD26
RDQS2_B
AG27
RDQS2_B_
AG28
RRESET_B
Y26
(Page 30)