Xilinx KCU105 User Manual

KCU105 Board User Guide www.xilinx.com 44
UG917 (v1.4) September 25, 2015
Chapter 1: KCU105 Evaluation Board Features
Tab le 1- 12 details the PCIe P1 edge connector wiring to FPGA U1.
Table 1-12: KCU105 Board FPGA U1 to PCIe Edge P1 Connections
FPGA (U1) Pin
Schematic Net
Name
PCIe Edge P1
Pin Number Pin Name
AN4 PCIE_TX7_P A47 PERp7
AN3 PCIE_TX7_N A48 PERn7
AP2 PCIE_RX7_P B45 PETp7
AP1 PCIE_RX7_N B46 PETn7
AM6 PCIE_TX6_P A43 PERp6
AM5 PCIE_TX6_N A44 PERn6
AM2 PCIE_RX6_P B41 PETp6
AM1 PCIE_RX6_N B42 PETn6
AL4 PCIE_TX5_P A39 PERp5
AL3 PCIE_TX5_N A40 PERn5
AK2 PCIE_RX5_P B37 PETp5
AK1 PCIE_RX5_N B38 PETn5
AK6 PCIE_TX4_P A35 PERp4
AK5 PCIE_TX4_N A36 PERn4
AJ4 PCIE_RX4_P B33 PETp4
AJ3 PCIE_RX4_N B34 PETn4
AH6 PCIE_TX3_P A29 PERp3
AH5 PCIE_TX3_N A30 PERn3
AH2 PCIE_RX3_P B27 PETp3
AH1 PCIE_RX3_N B28 PETn3
AG4 PCIE_TX2_P A25 PERp2
AG3 PCIE_TX2_N A26 PERn2
AF2 PCIE_RX2_P B23 PETp2
AF1 PCIE_RX2_N B24 PETn2
AE4 PCIE_TX1_P A21 PERp1
AE3 PCIE_TX1_N A22 PERn1
AD2 PCIE_RX1_P B19 PETp1
AD1 PCIE_RX1_N B20 PETn1
AC4 PCIE_TX0_P A16 PERp0
AC3 PCIE_TX0_N A17 PERn0
AB2 PCIE_RX0_P B14 PETp0
AB1 PCIE_RX0_N B15 PETn0
Send Feedback

Xilinx KCU105 Specifications

General

Brand	Xilinx
Model	KCU105
Category	Motherboard
Language	English