Yamaha QL5 - Page 148

QL5/QL1
148
1-11.AES/EBU(OUT)test
内容 スピーカーと接続して音で確認します。
接続方法は、142 ページを参照してください。
実行画面例
スピーカーから1KHzのサイン波が聞こえることを確認
し、聞こえればOKを聞こえなければNGをダイアログか
ら入力します。
1-12.MIDItest
内容 MIDI端子に出力したデータと折り返して受信した
データが同一であるか判定を行います。
接続方法は、142 ページを参照してください。
実行画面例
1-10.WORDCLOCKTest
内容 WORDCLOCKOUT→INをPLLPUでカウント
して自動判定します。
 （Fs=44.1/48kHz）。PLLのLOCKチェックは、Fs
変更後クロックが安定するのを待って（約200ms
後）、UNLOCK信号をReadし判定します。
実行画面例
PLLのLOCK検査用各種FsはFPGAのInternalClockで発
生させます。
Fs=44.1kHz,48kHz
UNLOCKチェックのとき、WORDCLOCKケーブルを外
すように下記のメッセージが表示されるので、BNCケー
ブルを外します。