Channel B SO-DIMM 0[RAM2]
C221
1u_6. 3V_X5R_04
C224
1u_6.3V_X5R_04
C234
1u_6.3V_X5R_04
VDD Q
VDDQ
VTT_MEM
3.3VS
C499
0. 1u_10V_X5R_04
VTT_MEM
SMB_DATA9,10,11,20
DDR3_DRAMRST#3,9,10,11
M_B_DQ[ 63:0] 4,11
TS#_ DI MM0_19,10,11
SMB_CLK9,10, 11,20
M_B_ CA S#4, 11
M_B_ RA S#4, 11
M_B_BS 14,11
M_B _B [ 15 : 0]4,11
M_B_BS 24,11
M_B_BS 04,11
M_B_ WE#4,11
CHB_SA0_DIM111
M_B_DQS#[7:0]4,11
M_B_DQS[7: 0]4,11
MVREF_CA_DIMMB_R11
MVR EF_ DQ_ DI MMB4,11
CHB_SA1_DIM111
M_B_ CK E04
M_B_CLK_DDR#14
M_B_CLK_DDR14
M_ B_ CS #14
M_B_CLK_DDR#04
M_ B_ CS #04
M_B_CLK_DDR04
M_ B_ OD T14
M_ B_ OD T04
M_B_ CK E14
20mils
CHANGE TO STANDARD
VDDQ3,4, 6,9,10,11,30,39
3.3VS3,5,9,10,11,13,14, 16,17,18,19,20, 21,22,24,25,26,27,28,29,30,32,33,34,35,36,37,41,44,46,61,62
VTT_MEM9,10,11,39
CHB_SA1_DIM1
CHB_SA0_DIM1 M_B_ DQ3 1
M_B_ DQ4 6
M_B_ DQ2 4
M_B_ DQ5 6
M_B_ DQ2 8
M_B_ DQ1 1
M_B_ DQ1
M_B_ DQ1 6
M_B_ DQ2 3
M_B_ DQ6 1
M_B_ DQ1 3
M_B_ DQ4 0
M_B_ DQ5 4
M_B_ DQ6 2
M_B_ DQ5 8
M_B_ DQ5 0
M_B_ DQ4 4
M_B_ DQ4 1
M_B_ DQ5 7
M_B_ DQ3 7
M_B_ DQ6 0
M_B_ DQ2
M_B_ DQ3 4
M_B_ DQ5
M_B_ DQ2 5
M_B_ DQ3 0
M_B_ DQ2 7
M_B_ DQ3 8
M_B_ DQ1 7
M_B_ DQ3
M_B_ DQ7
M_B_ DQ9
M_B_ DQ8
M_B_ DQ5 9
M_B_ DQ3 5
M_B_ DQ3 6
M_B_ DQ4 7
M_B_ DQ4 3
M_B_ DQ2 6
M_B_ DQ6 3
M_B_ DQ3 3
M_B_ DQ4 2
M_B_ DQ4 5
M_B_ DQ4 8
M_B_ DQ5 5
M_B_ DQ2 9
M_B_ DQ1 5
M_B_ DQ4
M_B_ DQ0
M_B_ DQ1 2
M_B_ DQ1 0
M_B_ DQ5 2
M_B_ DQ5 3
M_B_ DQ5 1
M_B_ DQ2 1
M_B_ DQ6
M_B_ DQ1 9
M_B_ DQ1 8
M_B_ DQ3 2
M_B_ DQ1 4
M_B_ DQ2 2
M_B_ DQ2 0
M_B_ DQ3 9
M_B_ DQ4 9
M_ B_ B2
M_ B_ B3
M_ B_ B4
M_ B_ B6
M_ B_ B5
M_ B_ B1 1
M_ B_ B1 2
M_ B_ B1 3
M_ B_ B0
M_ B_ B1
M_ B_ B1 4
M_ B_ B7
M_ B_ B8
M_ B_ B9
M_ B_ B1 0
M_ B_ DQ S2
M_ B_ DQ S1
M_ B_ DQ S0
M_ B_ DQ S7
M_ B_ DQ S6
M_ B_ DQ S5
M_ B_ DQ S4
M_ B_ DQ S3
M_ B_ DQ S# 4
M_ B_ DQ S# 3
M_ B_ DQ S# 2
M_ B_ DQ S# 1
M_ B_ DQ S# 0
M_ B_ B1 5
M_ B_ DQ S# 7
M_ B_ DQ S# 6
M_ B_ DQ S# 5
R608 24.9_1%_04
C236
1u_6. 3V_X5R_04
C235
0.1 u_16V_Y5V_0 4
C260
1u_6. 3V_X5R_04
C485
0.1u_10V_X5R_04
C471
0.1u_10V_X5R_04
C469
0.1u_ 10V_X5R_04
R610 24.9_1%_04
C261
10u_6. 3V_X5R_06
C487
0.1u_ 10V_X5R_04
C527 2.2u_6.3V_X5R_06
C501
0.1u_10V_X5R_04
C505 0.1u_16V_Y5V_04
C538 0.1u_16V_Y5V_04
C467
0.1u_10V_X5R_04
C468
0.1u_10V_X5R_04
C483
0.1u_10V_X5R_04
JDIMM4A
DDRRK-20401-TP9D
A0
98
A1
97
A2
96
A3
95
A4
92
A5
91
A6
90
A7
86
A8
89
A9
85
A10/AP
107
A11
84
A12/BC#
83
A13
119
A14
80
A15
78
DQ0
5
DQ1
7
DQ2
15
DQ3
17
DQ4
4
DQ5
6
DQ6
16
DQ7
18
DQ8
21
DQ9
23
DQ10
33
DQ11
35
DQ12
22
DQ13
24
DQ14
34
DQ15
36
DQ16
39
DQ17
41
DQ18
51
DQ19
53
DQ20
40
DQ21
42
DQ22
50
DQ23
52
DQ24
57
DQ25
59
DQ26
67
DQ27
69
DQ28
56
DQ29
58
DQ30
68
DQ31
70
DQ32
129
DQ33
131
DQ34
141
DQ35
143
DQ36
130
DQ37
132
DQ38
140
DQ39
142
DQ40
147
DQ41
149
DQ42
157
DQ43
159
DQ44
146
DQ45
148
DQ46
158
DQ47
160
DQ48
163
DQ49
165
DQ50
175
DQ51
177
DQ52
164
DQ53
166
DQ54
174
DQ55
176
DQ56
181
DQ57
183
DQ58
191
DQ59
193
DQ60
180
DQ61
182
DQ62
192
DQ63
194
BA0
109
BA1
108
RAS#
110
WE#
113
CAS#
115
S0#
114
S1#
121
CKE0
73
CKE1
74
CK0
101
CK0#
103
CK1
102
CK1#
104
SDA
200
SCL
202
SA1
201
SA0
197
DM0
11
DM1
28
DM2
46
DM3
63
DM4
136
DM5
153
DM6
170
DM7
187
DQS0
12
DQS1
29
DQS2
47
DQS3
64
DQS4
137
DQS5
154
DQS6
171
DQS7
188
DQS0#
10
DQS1#
27
DQS2#
45
DQS3#
62
DQS4#
135
DQS5#
152
DQS6#
169
DQS7#
186
ODT0
116
ODT1
120
BA2
79
C474 2.2u_6.3V_X5R_06
C455
0.1u_10V_X5R_04
JDIMM4B
DDRRK-20401-TP9D
VDD1
75
VDD2
76
VDD3
81
VDD4
82
VDD5
87
VDD6
88
VDD7
93
VDD8
94
VDD9
99
VDD10
100
VDD11
105
VDD12
106
VDDSPD
199
NC1
77
NC2
122
NCTEST
125
VREF_DQ
1
VSS1
2
VSS2
3
VSS3
8
VSS4
9
VSS5
13
VSS6
14
VSS7
19
VSS8
20
VSS9
25
VSS10
26
VSS11
31
VSS12
32
VSS13
37
VSS14
38
VSS15
43
VSS16
44
VSS17
48
VSS18
49
VSS19
54
VSS20
55
VSS21
60
VSS22
61
VSS23
65
VSS24
66
VSS25
71
VSS26
72
VSS27
127
VSS28
128
VSS29
133
VSS30
134
VSS31
138
VSS32
139
VSS33
144
VSS34
145
VSS35
150
VSS36
151
VSS37
155
VSS38
156
VSS39
161
VSS40
162
VSS41
167
VSS42
168
VSS43
172
VSS44
173
VSS45
178
VSS46
179
VSS47
184
VSS48
185
VSS49
189
VSS50
190
VSS51
195
VSS52
196
G2
GND2
G1
GND1
VTT2
204
VTT1
203
VREF_CA
126
RESET#
30
EVENT#
198
VDD13
111
VDD14
112
VDD16
118
VDD15
117
VDD17
123
VDD18
124