Yamaha QL5 - Page 146

QL5/QL1
146
1-6.DSP6test
1-7.DSP7test
内容 各DSP6,DSP7のRegisterをWrite/Readしてアド
レスバス線とデータバス線の良否を判定する。
 各DSP6,DSP7のDRAM,SDRAMにRegister経 由
でWrite/Readして比較判定する。
 各DSP間（SHARC含む）のSIO結線を信号の送受
信で判定する。
実行画面例
DSP6のテスト項目と実行中の表示
1:CPUInterface(DataBus).......................................... OK
2:CPUInterface(DataBus).......................................... OK
3:CPUInterface(ChipSelect,TXB)...........................OK
4:CPUInterface(AddressBus).................................... OK
5:CPUInterface(BUSW/RReg.)...............................OK
6:DRAMInterface(DataBus)....................................... OK
7:DRAMInterface(AddressBus)................................. OK
8:DRAMInterface(AddressBus&MPR)................... OK
9:SIOConnection.....OK............DSP6→DSP6のSIOtest
A:PIOConnection.....OK........... DSP6→DSP6のPIOtest
1-4.RTCtest
内容 RealTimeClockの設定・取得を行います。
実行画面例
自動検査（AUTO）を行います。始めにPCに設定されてい
る時間を設定して１秒待ち、次に取得した時刻の差が１
〜３秒以内の場合はOKと判断します。
設定や取得ができない場合、または時刻の差が１秒以下
や３秒を超えている場合はNGと判断します。
1-5.PLLPUtest
内容 PLLPUのRegisterをWrite/Readしてアドレスバ
ス線（A0...A4）とデータバス線（D0...D15）の良否を
判定します。
実行画面例
NGの場合の表示説明
NG:ADD[080A:5555]→[080A:FFFF] ←アドレスバスNGの場合。
NG:DATA[080A:0001]→[080A:FFFF] ←データバスNGの場合。
NGとなったAddressBus
NGとなったDataBus
write data
read data
write data
read data