Rev. 1.71 58 April 11, 2017 Rev. 1.71 59 April 11, 2017
HT66F002/HT66F0025/HT66F003/HT66F004
Cost-Effective A/D Flash MCU with EEPROM
HT66F002/HT66F0025/HT66F003/HT66F004
Cost-Effective A/D Flash MCU with EEPROM
PCPU Register ā HT66F004
Bit 7 6 5 4 3 2 1 0
Name ā ā ā ā ā D2 D1 D0
R/W ā ā ā ā ā R/W R/W R/W
POR ā ā ā ā ā 0 0 0
Bitī7~3ī Unimplemented,īreadīasī0
Bitī2~0ī I/OīPortīCībitī2~ībitī0īPull-HighīControl
0:īDisable
1:īEnable
Port A Wake-up
TheīHALTīinstructionīforcesītheīmicrocontrollerīintoītheīSLEEPīorīIDLEīModeīwhichīpreservesī
power,īaīfeatureīthatīisīimportantīforībatteryīandīotherīlow-powerīapplications.īVariousīmethodsī
existītoīwake-upītheīmicrocontroller,īoneīofīwhichīisītoīchangeītheīlogicīconditionīonīoneīofītheīPortī
Aīpinsīfromīhighītoīlow.īThisīfunctionīisīespeciallyīsuitableīforīapplicationsīthatīcanībeīwokenīupī
viaīexternalīswitches.īEachīpinīonīPortīAīcanībeīselectedīindividuallyītoīhaveīthisīwake-upīfeatureī
usingītheīPAWUīregister.
PAWU Register
Bit 7 6 5 4 3 2 1 0
Name D7 D6 D5 D4 D3 D2 D1 D0
R/W R/W R/W R/W R/W R/W R/W R/W R/W
POR 0 0 0 0 0 0 0 0
B
itī7ī~ī0ī I/OīPortīAībitī7ī~ībitī0īWakeīUpīControl
0:īDisable
1:īEnable
I/O Port Control Registers
EachīI/OīportīhasīitsīownīcontrolīregisterīknownīasīPAC~PCC,ītoīcontrolītheīinput/outputī
configuration.īWithītheseīcontrolīregisters,īeachīCMOSīoutputīorīinputīcanībeīreconfiguredī
dynamicallyīunderīsoftwareīcontrol.īEachīpinīofītheīI/Oīportsīisīdirectlyīmappedītoīaībitīinīitsī
associatedīportīcontrolīregister.īForītheīI/Oīpinītoīfunctionīasīanīinput,ītheīcorrespondingībitīofītheī
controlīregisterīmustībeīwrittenīasīaīā1ā.īThisīwillīthenīallowītheīlogicīstateīofītheīinputīpinītoībeī
directlyīreadībyīinstructions.īWhenītheīcorrespondingībitīofītheīcontrolīregisterīisīwrittenīasīaīā0ā,ī
theīI/OīpinīwillībeīsetupīasīaīCMOSīoutput.īIfītheīpinīisīcurrentlyīsetupīasīanīoutput,īinstructionsī
canīstillībeīusedītoīreadītheīoutputīregister.īHowever,īitīshouldībeīnotedīthatītheīprogramīwillīinīfactī
onlyīreadītheīstatusīofītheīoutputīdataīlatchīandīnotītheīactualīlogicīstatusīofītheīoutputīpin.
PAC Register
Bit 7 6 5 4 3 2 1 0
Name D7 D6 D5 D4 D3 D2 D1 D0
R/W R/W R/W R/W R/W R/W R/W R/W R/W
POR 1 1 1 1 1 1 1 1
B
itī7ī~ī0ī I/OīPortīAībitī7ī~ībitī0īInput/OutputīControl
0:īOutput
1:īInput