Figures
2-1 The S5-100U . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 - 1
2-2 Functional Units of the S5-100U . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 - 3
2-3 Example of an Arithmetic Logic Unit’s Mode of Operation . . . . . . . . . . . . 2 - 5
2-4 Accumulator Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 - 5
2-5 Structure of the External I/O Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 - 6
2-6 Data Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 - 7
Tables
2-1 Retentive and Non-Retentive Operands . . . . . . . . . . . . . . . . . . . . . . . . . . 2 - 5
2-2 Number of Bits per Module in the Shift Register . . . . . . . . . . . . . . . . . . . . 2 - 8
EWA 4NEB 812 6120-02