Siemens S5-100U - Page 6

S5-100U Contents
Page
6 Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 1
6.1 Slot Numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 1
6.2 Digital Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 4
6.3 Analog Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 5
6.4 Combined Input Modules and Output Modules . . . . . . . . . . . . . . . . . . . . 6 - 6
6.4.1 Output Modules with Error Diagnostics . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 6
6.4.2 Digital Input/Output Module, 16 Inputs, 16 Outputs, 24 V DC
for All CPUs Version 8MA02 and Higher and
for CPU 102, Version 8MA01, Revision 5 and Higher . . . . . . . . . . . . . . . 6 - 7
6.4.3 Function Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 7
6.5 The Structure of Process Image Input and Output Tables . . . . . . . . . . . . 6 - 8
6.5.1 Accessing the Process Image Input Table (PII) . . . . . . . . . . . . . . . . . . . 6 - 10
6.5.2 Accessing the Process Image Output Table (PIQ) . . . . . . . . . . . . . . . . . 6 - 11
6.6 Interrupt Process Images Tables and Time-Controlled Program
Processing in OB13 for CPU 103, Version 8MA02 and Higher . . . . . . . . . 6 - 12
6.6.1 Accessing the Interrupt PII . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 12
6.6.2 Accessing the Interrupt PIQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 14
6.7 RAM Address Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 15
7 Introduction to STEP 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 1
7.1 Writing a Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 1
7.1.1 Methods of Representation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 1
7.1.2 Operand Areas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 3
7.1.3 Circuit Diagram Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 3
7.2 Program Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 4
7.2.1 Linear Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 4
7.2.2 Structured Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 5
7.3 Block Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 7
7.3.1 Organization Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 9
7.3.2 Program Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 11
7.3.3 Sequence Blocks, for CPU 103 and Higher . . . . . . . . . . . . . . . . . . . . . 7 - 11
7.3.4 Function Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 11
7.3.5 Data Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 16
7.4 Program Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 18
7.4.1 Program Processing with CPU 102 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 19
7.4.2 START-UP Program Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 24
7.4.3 Cyclic Program Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 26
7.4.4 Time-Controlled Program Processing, for CPU 103
Version 8MA02 and Higher . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 28
EWA 4NEB 812 6120-02 vii