16 www.xilinx.com AC701 Evaluation Board
UG952 (v1.3) April 7, 2015
Chapter 1: AC701 Evaluation Board Features
W4 DDR3_D28 SSTL15 56 DQ28
W5 DDR3_D29 SSTL15 58 DQ29
W1 DDR3_D30 SSTL15 68 DQ30
V1 DDR3_D31 SSTL15 70 DQ31
G2 DDR3_D32 SSTL15 129 DQ32
D1 DDR3_D33 SSTL15 131 DQ33
E1 DDR3_D34 SSTL15 141 DQ34
E2 DDR3_D35 SSTL15 143 DQ35
F2 DDR3_D36 SSTL15 130 DQ36
A2 DDR3_D37 SSTL15 132 DQ37
A3 DDR3_D38 SSTL15 140 DQ38
C2 DDR3_D39 SSTL15 142 DQ39
C3 DDR3_D40 SSTL15 147 DQ40
D3 DDR3_D41 SSTL15 149 DQ41
A4 DDR3_D42 SSTL15 157 DQ42
B4 DDR3_D43 SSTL15 159 DQ43
C4 DDR3_D44 SSTL15 146 DQ44
D4 DDR3_D45 SSTL15 148 DQ45
D5 DDR3_D46 SSTL15 158 DQ46
E5 DDR3_D47 SSTL15 160 DQ47
F4 DDR3_D48 SSTL15 163 DQ48
G4 DDR3_D49 SSTL15 165 DQ49
K6 DDR3_D50 SSTL15 175 DQ50
K7 DDR3_D51 SSTL15 177 DQ51
K8 DDR3_D52 SSTL15 164 DQ52
L8 DDR3_D53 SSTL15 166 DQ53
J5 DDR3_D54 SSTL15 174 DQ54
J6 DDR3_D55 SSTL15 176 DQ55
G6 DDR3_D56 SSTL15 181 DQ56
H6 DDR3_D57 SSTL15 183 DQ57
F7 DDR3_D58 SSTL15 191 DQ58
F8 DDR3_D59 SSTL15 193 DQ59
Table 1-4: DDR3 Memory Connections to the FPGA (Cont’d)
FPGA Pin (U1)
Schematic Net
Name
I/O Standard
J1 DDR3 Memory
Pin Number Pin Name
To Next Page
Loading...
