AMD VCU118 - Page 70

VCU118 Board User Guide 70
UG1224 (v1.5) March 15, 2023
Chapter3: Board Component Descriptions
Table 3-21 lists the PCIe U2 edge connector wiring to FPGA U1.
Table3‐21: VCU118 Board FPGA U1 to PCIe Edge U2 Connections
FPGA (U1) Pin
FPGA (U1) Pin
Name
Schematic Net
Name
PCIe Edge U2
Pin Num Pin Name
Y7 MGTYTXP3_227 PCIE_TX0_P A16 HSIN(0)
Y6 MGTYTXN3_227 PCIE_TX0_N A17 HSIP(0)
AB7 MGTYTXP2_227 PCIE_TX1_P A21 HSIN(1)
AB6 MGTYTXN2_227 PCIE_TX1_N A22 HSIP(1)
AD7 MGTYTXP1_227 PCIE_TX2_P A25 HSIN(2)
AD6 MGTYTXN1_227 PCIE_TX2_N A26 HSIP(2)
AF7 MGTYTXP0_227 PCIE_TX3_P A29 HSIN(3)
AF6 MGTYTXN0_227 PCIE_TX3_N A30 HSIP(3)
AH7 MGTYTXP3_226 PCIE_TX4_P A35 HSIP(4)
AH6 MGTYTXN3_226 PCIE_TX4_N A36 HSIN(4)
AK7 MGTYTXP2_226 PCIE_TX5_P A39 HSIP(5)
AK6 MGTYTXN2_226 PCIE_TX5_N A40 HSIN(5)
AM7 MGTYTXP1_226 PCIE_TX6_P A43 HSIP(6)
AM6 MGTYTXN1_226 PCIE_TX6_N A44 HSIN(6)
AN5 MGTYTXP0_226 PCIE_TX7_P A47 HSIP(7)
AN4 MGTYTXN0_226 PCIE_TX7_N A48 HSIN(7)
AP7 MGTYTXP3_225 PCIE_TX8_P A52 HSIP(8)
AP6 MGTYTXN3_225 PCIE_TX8_N A53 HSIN(8)
AR5 MGTYTXP2_225 PCIE_TX9_P A56 HSIP(9)
AR4 MGTYTXN2_225 PCIE_TX9_N A57 HSIN(9)
AT7 MGTYTXP1_225 PCIE_TX10_P A60 HSIP(10)
AT6 MGTYTXN1_225 PCIE_TX10_N A61 HSIN(10)
AU5 MGTYTXP0_225 PCIE_TX11_P A64 HSIP(11)
AU4 MGTYTXN0_225 PCIE_TX11_N A65 HSIN(11)
AW5 MGTYTXP3_224 PCIE_TX12_P A68 HSIP(12)
AW4 MGTYTXN3_224 PCIE_TX12_N A69 HSIN(12)
BA5 MGTYTXP2_224 PCIE_TX13_P A72 HSIP(13)
BA4 MGTYTXN2_224 PCIE_TX13_N A73 HSIN(13)
BC5 MGTYTXP1_224 PCIE_TX14_P A76 HSIP(14)
BC4 MGTYTXN1_224 PCIE_TX14_N A77 HSIN(14)
BE5 MGTYTXP0_224 PCIE_TX15_P A80 HSIP(15)
BE4 MGTYTXN0_224 PCIE_TX15_N A81 HSIN(15)
Send Feedback