Epson CMOS 32-Bit Single Chip Microcomputer S1C33L03 - Page 138

APPENDIX A <REFERENCE> EXTERNAL DEVICE INTERFACE TIMINGS
A-122 EPSON S1C33L03 PRODUCT PART
ROM: 100ns, CPU: 25MHz, normal read
BCLK
A[23:0]
#CE9, 10
#RD
D[15:0]
RD data
;;;;;
;;;;;
;;;;;;;;;;;
;;;;;;;;;;;
;;;;
;;;;
ROM: 100ns, CPU: 25MHz, burst read
Normal read cycle Burst read cycle
BCLK
A[23:0]
#CE9, 10
#RD
D[15:0]
RD data
;;;
;;;
;;;;;;
;;;;;;
;;;
;;;
RD data
;;;
;;;
RD data
;;;
;;;
RD data
;;;
;;;
ROM: 100ns, CPU: 20MHz, normal read
BCLK
A[23:0]
#CE9, 10
#RD
D[15:0]
RD data
;;;;;
;;;;;
;;;;;;;
;;;;;;;
;;;;
;;;;
ROM: 100ns, CPU: 20MHz, burst read
Normal read cycle Burst read cycle
BCLK
A[23:0]
#CE9, 10
#RD
D[15:0]
RD data
;;;
;;;
;;;;
;;;;
;;;
;;;
RD data
;;;
;;;
RD data
;;;
;;;
RD data
;;;
;;;