Motorola ATS 3000

VHF Schematics, Board Overlays, and Parts Lists 9.1-11
6816985H01-F February 14, 2012
Figure 9.1-10. PMLD4303A/ PMLD4303D/ PMLD4264B/ PMLD4264E Memory Schematic
Load Burst Address
Chip Select 5
(End Current Burst / Wait)*
Chip Select 1*
Chip Select 4*
Burst Clock
NP
Read / Write*
Byte Low Enable*
Output Enable*
Chip Enable*
Chip Select 3*
Write Enable*
For future upgrade
EIM MODULE
Chip Select 2*
Intel 8MB Flash
Byte High Enable*
Output Enable*
Parallel Display Signals
Enable Bytes 1*
CYPRESS 1MB RAM
PATRIOT
Enable Bytes 0*
12
13
21
R813
0
R812
100K
NC
CN
7
8
22
10
11
15
14
15
0
1
NC
NC
CR801
21
R_W*
5A
P
_
BE
S
41N
E
Q
S
41P
7
8
9
D7
N5
D8
D9
T4
0
B
E
31R
1BE
31M
KLC_UCM_MCC_4AP_BCE
61T
ABL
3
1N
61P
EO
N11
D13
T3
D14
D15
R3
M7
D2
D3
T6
R6
D4
D5
T5
D6
R5
P5
CS3
R14
CS4
T11
CS5
D0
P7
N7
D1
D10
J8
R4
D11
D12
P4
N4
A6
A7
P12
A8
N9
A9
R10
KLCTSRUB
51T
R15
CS0
R11
CS1
T14
CS2
N12M10
A20
K8
A21
L7
T7
A22_PA1_DSP_DBG_XDW
A23_PA0_DSP_DBG_YDW
R7
A3
T12
A4
P13
A5
M9
P10
T10
A13
R9
A14
L9
A15
K9
A16
J9
A17
L8
A18
M8
A19
N8
A2
EIM_BLOCK
A0
R12
A1
T13
A10
P9
A11
L10
A12
7
1
2
*U800-1*
C830
12
13
6
8
1
0.1uF
V1.875
R814
0
TP_CS0
TEST_POINT
1
2
3
7
8
C818
0.1uF
5
3
4
14
0
18
4
5
0
23
16
17
4
11
13
14
10
11
23
22
19
4
5
9
10
14
15
11
10
13
15
16
12
0
18
18
3
C817
6
7
12
1
15
5
6
V1.875
0.1uF
14
13
1
2
1
2
5
6
21
20
7
2
39
10
9
0
5
6
7
3
R815
2
1
0
1
2
3
4
7
6
5
4
3
V1.875
6
10
11
16
17
14
0
0
17
15
4
9
C850
4
11
12
8
5
6
8
9
0.1uF
12
V1.875
2
3
19
20
6D
1D
SSV
QSSV
6E
CR800
F5
IO6
F6
IO7
G6
IO8
B1
C1
IO9
NC1
G2
H6
NC2
1E
CCV
QCCV
IO11
IO12
E2
F2
IO13
F1
IO14
G1
IO15
IO2
C6
IO3
D5
E5
IO4
IO5
EN_BHE
A1
EN_BLE
B5
EN_CE
A2
EN_OE
G5
EN_WE
B6
IO0
IO1
C5
C2
IO10
D2B4
A5
C3
A6
C4
A7
D4
A8
H2
A9
H3
A6
CE2
E3
DNU
B2
G4
A14
F3
A15
F4
A16
E4
A17
D3
A18
H1
A2
A5
A3
B3
A4
U804
A0
A3
A1
A4
A10
H4
A11
H5
A12
G3
A13
2CCV
1E
1QCCV 2QCCV
6
G
5A
PPV
D3
WAIT
D6
WP
EN_OE
C5
EN_WE
1
D
NG
3A
2D
N
G
1F
3
D
NG
2G
4
D
NG
8G
B5
RESET
4A
1CCV
4G
D3
E4
D4
G3
D5
E3
D6
G1
D7
G7
D8
D9
F6
E7
EN_CE
F8
D1
F5
D10
F4
D11
D5
D12
F3
D13
F2
D14
D15
E2
E5
D2
G5
A5
A6
A7
C7
A7
A2
A8
B2
A9
C4
ADV
CLK
B4
F7
D0
E6
A6
C6
A19
C8
A2
B3
A20
C3
A21
D7
A22
A3
B8
A8
A4
B7
C2
A1
A11
B1
A12
C1
A13
D2
A14
D1
A15
D4
A16
B6
A17
A18
*U803*
E8
A0
D8
A1
A10
EIM_A0
DATA(15:0)
CS3
EIM_DATA(7:0)
12
13
19
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
ADDR(23:0)
D15
EB0
CS2
CS2
RESET
R_W*
R_W*
A0
A1
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
A2
A20
A21
A3
A4
A5
A6
A7
A8
A9
D0
D1
LBA
BURSTCLK
CS0
OE
EB1
OPT_B+_VPP
ECB