Xilinx 7 Series User Manual

88 www.xilinx.com 7 Series FPGAs GTP Transceivers User Guide
UG482 (v1.9) December 19, 2016
Chapter 3: Transmitter
Note relevant to Figure 3-7:
1. Per IEEE802.3ae nomenclature, H1 corresponds to TxB<0>, H0 to TxB<1>, etc.
X-Ref Target - Figure 3-7
Figure 3-7: TX Gearbox Bit Ordering
UG482_c3_07_110911
H1 H0
D15 D14 D5 D4 D3 D2
………………………
Transmitted
First
Transmitted
Last
Transmitted
First
Transmitted
Last
Transmitted
First
Transmitted
Last
Transmitted
First
Transmitted
Last
H1 H0
D15 D14 D5 D4 D3 D2……………………… D1 D0
TXDATATXHEADER
Output of the TXGearbox
Cycle 0
D1 D0
D15 D14 D5 D4 D3 D2………………………
D15 D14 D5 D4 D3 D2
………………………
D1 D0
TXDATA
Output of the TXGearbox
Cycle 1
D1 D0
D15 D14 D5 D4 D3 D2
………………………
H1 H0
D15 D14 D5 D4 D3 D2
………………………
D1 D0
TXDATA
TXHEADER
Output of the TXGearbox
Cycle 2
D1 D0
D15 D14 D5 D4 D3 D2
………………………
D15 D14 D5 D4 D3 D2
………………………
D1 D0
TXDATA
Output of the TXGearbox
Cycle 3
Transmitted
First
Transmitted
Last
D1 D0
H1 H0 D7 D6 D5 D4
………………………
D15 D14 D5 D4 D3 D2
………………………
D1 D0
TXDATA
Output of the TXGearbox
Cycle 4
Send Feedback

Xilinx 7 Series Specifications

General

Process Technology	28nm
Transceivers	Up to 96
I/O Pins	Up to 1, 200
Transceiver Data Rate	Up to 28.05 Gbps
Power Consumption	Varies by device
Operating Temperature	Commercial, Industrial
Package Options	BGA, CSP
Family	Artix-7, Kintex-7, Virtex-7
DSP Slices	16 - 3600