To Next Page

To Previous Page

DocID018909 Rev 11 37/1731

RM0090 Contents

37.6 NAND Flash/PC Card controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1634

37.6.1 External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 1635

37.6.2 NAND Flash / PC Card supported memories and transactions . . . . . 1637

37.6.3 Timing diagrams for NAND Flash memory and PC Card . . . . . . . . . 1637

37.6.4 NAND Flash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1638

37.6.5 NAND Flash prewait functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . 1639

37.6.6 Computation of the error correction code (ECC)

in NAND Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1640

37.6.7 PC Card/CompactFlash operations . . . . . . . . . . . . . . . . . . . . . . . . . . 1641

37.6.8 NAND Flash/PC Card controller registers . . . . . . . . . . . . . . . . . . . . . 1642

37.7 SDRAM controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1650

37.7.1 SDRAM controller main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1650

37.7.2 SDRAM External memory interface signals . . . . . . . . . . . . . . . . . . . . 1650

37.7.3 SDRAM controller functional description . . . . . . . . . . . . . . . . . . . . . . 1651

37.7.4 Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1657

37.7.5 SDRAM controller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1661

37.8 FMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1667

38 Debug support (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1670

38.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1670

38.2 Reference ARM® documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1671

38.3 SWJ debug port (serial wire and JTAG) . . . . . . . . . . . . . . . . . . . . . . . . 1671

38.3.1 Mechanism to select the JTAG-DP or the SW-DP . . . . . . . . . . . . . . . 1672

38.4 Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1672

38.4.1 SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1673

38.4.2 Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . 1673

38.4.3 Internal pull-up and pull-down on JTAG pins . . . . . . . . . . . . . . . . . . . 1674

38.4.4 Using serial wire and releasing the unused debug pins as GPIOs . . 1675

38.5 STM32F4xx JTAG TAP connection . . . . . . . . . . . . . . . . . . . . . . . . . . . 1675

38.6 ID codes and locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1677

38.6.1 MCU device ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1677

38.6.2 Boundary scan TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1678

38.6.3 Cortex

-M4 with FPU TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1678

38.6.4 Cortex

-M4 with FPU JEDEC-106 ID code . . . . . . . . . . . . . . . . . . . . 1678

38.7 JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1678

38.8 SW debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1680

STMicroelectronics STM32F429 Reference Manual

Other manuals for STMicroelectronics STM32F429