Reset and clock control (RCC)
ï‚· #define: RCC_PREDIV1_Div9 RCC_CFGR2_PREDIV1_DIV9
ï‚· #define: RCC_PREDIV1_Div10 RCC_CFGR2_PREDIV1_DIV10
ï‚· #define: RCC_PREDIV1_Div11 RCC_CFGR2_PREDIV1_DIV11
ï‚· #define: RCC_PREDIV1_Div12 RCC_CFGR2_PREDIV1_DIV12
ï‚· #define: RCC_PREDIV1_Div13 RCC_CFGR2_PREDIV1_DIV13
ï‚· #define: RCC_PREDIV1_Div14 RCC_CFGR2_PREDIV1_DIV14
ï‚· #define: RCC_PREDIV1_Div15 RCC_CFGR2_PREDIV1_DIV15
ï‚· #define: RCC_PREDIV1_Div16 RCC_CFGR2_PREDIV1_DIV16
RCC_RTC_Clock_Source
ï‚· #define: RCC_RTCCLKSource_LSE RCC_BDCR_RTCSEL_LSE
ï‚· #define: RCC_RTCCLKSource_LSI RCC_BDCR_RTCSEL_LSI
ï‚· #define: RCC_RTCCLKSource_HSE_Div32 RCC_BDCR_RTCSEL_HSE
RCC_System_Clock_Source