Xilinx KCU116 - Page 71

KCU116 Board User Guide 71
UG1239 (v1.2) September 28, 2018 www.xilinx.com
Chapter3: Board Component Descriptions
Table3‐24: J5 HPC FMC Section E/F Connections to FPGA U1
J5
Pin
Schematic Net Name
I/O
Standard
U1 FPGA
Pin
J5 Pin Schematic Net Name
I/O
Standard
U1 FPGA
Pin
E2 NC NA NA F1 FMC_HPC0_PG_M2C LVCMOS33 H13
E3 NC NA NA F4 NC NA NA
E6 NC NA NA F5 NC NA NA
E7 NC NA NA F7 NC NA NA
E9 NC NA NA F8 NC NA NA
E10 NC NA NA F10 NC NA NA
E12 NC NA NA F11 NC NA NA
E13 NC NA NA F13 NC NA NA
E15 NC NA NA F14 NC NA NA
E16 NC NA NA F16 NC NA NA
E18 NC NA NA F17 NC NA NA
E19 NC NA NA F19 NC NA NA
E21 NC NA NA F20 NC NA NA
E22 NC NA NA F22 NC NA NA
E24 NC NA NA F23 NC NA NA
E25 NC NA NA F25 NC NA NA
E27 NC NA NA F26 NC NA NA
E28 NC NA NA F28 NC NA NA
E30 NC NA NA F29 NC NA NA
E31 NC NA NA F31 NC NA NA
E33 NC NA NA F32 NC NA NA
E34 NC NA NA F34 NC NA NA
E36 NC NA NA F35 NC NA NA
E37 NC NA NA F37 NC NA NA
E 3 9 V A D J _ F M C _ B U S F 3 8 N C N A N A
F40 VADJ _FMC_BUS
Send Feedback