Xilinx KCU116 - Page 38

KCU116 Board User Guide 38
UG1239 (v1.2) September 28, 2018 www.xilinx.com
Chapter3: Board Component Descriptions
GTY Bank
225
AA5 MGTYTXP0_225 PCIE_TX3_P
(1)
A29 PERp3
PCIe Edge
Connector P1
AA4 MGTYTXN0_225 PCIE_TX3_N
(1)
A30 PERn3
Y2 MGTYRXP0_225 PCIE_RX3_P B27 PETp3
Y1 MGTYRXN0_225 PCIE_RX3_N B28 PETn3
W5 MGTYTXP1_225 PCIE_TX2_P
(1)
A25 PERp2
W4 MGTYTXN1_225 PCIE_TX2_N
(1)
A26 PERn2
V2 MGTYRXP1_225 PCIE_RX2_P B23 PETp2
V1 MGTYRXN1_225 PCIE_RX2_N B24 PETn2
U5 MGTYTXP2_225 PCIE_TX1_P
(1)
A21 PERp1
U4 MGTYTXN2_225 PCIE_TX1_N
(1)
A22 PERn1
T2 MGTYRXP2_225 PCIE_RX1_P B19 PETp1
T1 MGTYRXN2_225 PCIE_RX1_N B20 PETn1
R5 MGTYTXP3_225 PCIE_TX0_P
(1)
A16 PERp0
R4 MGTYTXN3_225 PCIE_TX0_N
(1)
A17 PERn0
P2 MGTYRXP3_225 PCIE_RX0_P B14 PETp0
P1 MGTYRXN3_225 PCIE_RX0_N B15 PETn0
V7 MGTREFCLK0P_225 PCIE_CLK_QO_P
(1)
A13 REFCLK+
V6 MGTREFCLK0N_225 PCIE_CLK_QO_N
(1)
A14 REFCLK-
T7 MGTREFCLK1P_225 NC NA NA
T6 MGTREFCLK1N_225 NC NA NA
Notes:
1. Series capacitor AC coupled.
2. MGT connections I/O standard not applicable.
Table3‐7: KCU116 FPGA U1 GTY Banks 224 and 225 Connections to PCIe Connector P1 (Cont’d)
Transceiver
Bank
FPGA
(U1) Pin
FPGA (U1) Pin Name
Schematic Net
Name
Connected
Pin
Connected
Pin Name
Connected
Device
Send Feedback