Mitsubishi Electric MELSEC-Q/L - Page 1008

1006
APPENDICES
Appendix 1 Operation Processing Time
Application
instruction
BKAND (S1) (S2) (D) n n=1 2.800 14.700 2.800 14.700 2.800 14.700
n=96 17.000 28.800 17.000 28.800 17.000 28.800
BKOR (S1) (S2) (D) n n=1 2.900 14.300 2.900 14.300 2.900 14.300
n=96 17.000 28.400 17.000 28.400 17.000 28.400
BKXOR (S1) (S2) (D) n n=1 2.800 14.600 2.800 14.600 2.800 14.600
n=96 17.000 28.700 17.000 28.700 17.000 28.700
BKXNR (S1) (S2) (D) n n=1 2.900 14.600 2.900 14.600 2.900 14.600
n=96 17.400 29.100 17.400 29.100 17.400 29.100
BSFR (D) n n=1 1.700 5.300 1.700 5.300 1.700 5.300
n=96 2.300 9.600 2.300 9.600 2.300 9.600
BSFL (D) n n=1 1.700 5.300 1.700 5.300 1.700 5.300
n=96 2.300 9.300 2.300 9.300 2.300 9.300
SFTBR (D) n1 n2 n1=16, n2=1 3.300 16.200 3.300 16.200 3.300 16.200
n1=16, n2=15 3.300 16.100 3.300 16.100 3.300 16.100
SFTBL (D) n1 n2 n1=16, n2=1 3.300 16.000 3.300 16.000 3.300 16.000
n1=16, n2=15 3.300 16.000 3.300 16.000 3.300 16.000
SFTWR (D) n1 n2 n1=16, n2=1 2.000 11.900 2.000 11.900 2.000 11.900
n1=16, n2=15 2.000 11.900 2.000 11.900 2.000 11.900
SFTWL (D) n1 n2 n1=16, n2=1 2.000 11.900 2.000 11.900 2.000 11.900
n1=16, n2=15 2.100 11.700 2.100 11.700 2.100 11.700
SFTR (S) (D) n1 n2 n1=16, n2=1 5.600 21.400 5.600 21.400 5.600 21.400
n1=16, n2=15 5.700 21.600 5.700 21.600 5.700 21.600
SFTL (S) (D) n1 n2 n1=16, n2=1 5.700 22.000 5.700 22.000 5.700 22.000
n1=16, n2=15 5.800 22.100 5.800 22.100 5.800 22.100
WSFR (S) (D) n1 n2 n1=16, n2=1 4.400 14.200 4.400 14.200 4.400 14.200
n1=16, n2=15 4.400 14.200 4.400 14.200 4.400 14.200
WSFL (S) (D) n1 n2 n1=16, n2=1 4.400 14.900 4.400 14.900 4.400 14.900
n1=16, n2=15 4.400 15.000 4.400 15.000 4.400 15.000
BSET (D) n n=1 0.0039 0.015 0.0039 0.015 0.0039 0.015
n=15 0.0039 0.015 0.0039 0.015 0.0039 0.015
BRST (D) n n=1 0.0039 0.015 0.0039 0.015 0.0039 0.015
n=15 0.0039 0.015 0.0039 0.015 0.0039 0.015
TEST When executed 0.012 0.031 0.012 0.031 0.012 0.031
DTEST When executed 0.019 0.031 0.019 0.031 0.019 0.031
BKRST (S) n n=1 1.700 9.200 1.700 9.200 1.700 9.200
n=96 2.000 11.500 2.000 11.500 2.000 11.500
SER (S1) (S2) (D) n n=1 All match 2.700 8.000 2.700 8.000 2.700 8.000
None match 2.700 8.000 2.700 8.000 2.700 8.000
n=96 All match 9.600 18.100 9.600 18.100 9.600 18.100
None match 9.600 18.100 9.600 18.100 9.600 18.100
DSER (S1) (S2) (D) n n=1 All match 2.800 10.600 2.800 10.600 2.800 10.600
None match 2.800 10.600 2.800 10.600 2.800 10.600
n=96 All match 14.400 22.000 14.400 22.000 14.400 22.000
None match 14.400 21.900 14.400 21.900 14.400 21.900
Category Instruction Condition (device) Processing time (s)
Q03UDVCPU Q04UDVCPU Q06UDVCPU,
Q13UDVCPU,
Q26UDVCPU
Min. Max. Min. Max. Min. Max.