Table
of
Contents
Preface
xv
SECTION 1. HP VECTRA OVERVIEW
System Design Overview. . . . ....... . . . . .. . . . . . . . . . . . . . .. 1
System Components. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
2
Specifications and Environment . . . . . . . .. . . . . . . . . . . . . .
..
3
SECTION 2. PROCESSOR BOARD
Memory
10
ROM
10
RAM 10
Refresh
Cycles
11
Parity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
11
Memory
Map.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
12
80286 Processor. ........ . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . .. 13
Real-Address
Mode.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
13
Protected Operating Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
13
80286 Clock. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
14
System Performance. . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 15
System Timers/Counters. . . .. . . . . . . .. . . . . . . . .. . . . . . . . .
..
18
System Interrupts. .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
20
Interrupt Controller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
20
Non-maskable Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
22
DMA
Controller. . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
23
DMA
Controller Clock Cycle. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
23
Controller Channels. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
23
Address Generation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
24
Backplane I/O .. . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 28
Connectors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
28
Power Availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
29
I/O Signal Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
31
I/O
Map
37
Speaker 39
Attachment Connectors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 40
Real Time Clock plus CMOS RAM . . . . . . . . . . . . . . . . . . . . ..
41
Real-Time Clock. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
41
CMOS
RAM
Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
..
42
vii
To Next Page
Loading...
