Xilinx Virtex-5 RocketIO GTP User Manual

284 www.xilinx.com Virtex-5 RocketIO GTP Transceiver User Guide
UG196 (v1.3) May 25, 2007
Appendix D: DRP Address Map of the GTP_DUAL Tile
R
CHAN_BOND_SEQ_2_2_1
1f<5> 1f<6> 1f<7> 1f<8> 1f<9>
1f<10>
1f<11>
1f<12> 1f<14> 1f<15>
CHAN_BOND_SEQ_2_3_0
47<9> 47<8> 47<7> 47<6> 47<5> 47<4> 47<3> 47<2> 47<1>
30<11>
CHAN_BOND_SEQ_2_3_1
8<6> 8<7> 8<8> 8<9>
8<10>
8<11>
8<12> 8<13> 8<14>
1f<4>
CHAN_BOND_SEQ_2_4_0
48<3> 48<2> 48<1> 48<0>
47<15> 47<14> 47<13> 47<12>
47<11>
47<10>
CHAN_BOND_SEQ_2_4_1
7<12> 7<13> 7<14> 7<15>
8<0> 8<1> 8<2> 8<3> 8<4> 8<5>
CHAN_BOND_SEQ_2_ENABLE_0
39<14> 39<15>
3a<0> 3a<1>
CHAN_BOND_SEQ_2_ENABLE_1
16<1> 16<0>
15<15> 15<14>
CHAN_BOND_SEQ_2_USE_0
39<13>
CHAN_BOND_SEQ_2_USE_1
16<2>
CHAN_BOND_SEQ_LEN_0
39<11>
39<12>
CHAN_BOND_SEQ_LEN_1
16<4> 16<3>
CLK_COR_ADJ_LEN_0
39<9>
39<10>
CLK_COR_ADJ_LEN_1
16<6> 16<5>
Table D-2: DRP Address by Attribute (Continued)
Attribute
Bit
0 1 2 3 4 5 6 7 8 9
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

Xilinx Virtex-5 RocketIO GTP Specifications

General

Brand	Xilinx
Model	Virtex-5 RocketIO GTP
Category	Transceiver
Language	English