ASTRO VG-873 - Page 149

Chapter 4 INTERFACE SETTINGS
131
[1] MODE0 (Octal Link) (split into 4 equal square parts + split vertically into 2)
Channels 1 to 8 are used. The screen is split into 4 in the form of a square divided into 4 equal parts and output from
each of the output boards, and then it is split vertically into two at each board, and output.
Given here as an example of the resolution is 4096 × 2048, the dot clock frequency is 1184 MHz with the 10 bits
output.
CLK
148MHz
1CH
2CH
3CH
4CH
・・・
L0～L1079
L0～L1079
L1080～L2159
L1080～L2159
5CH
6CH
7CH
8CH
L0～L1079
L0～L1079
L1080～L2159
L1080～L2159
D 1020 D 1021 D 1022 D 1023
[9：0] [9：0] [9：0] [9：0]
D 0
[9：0]
D 1 D 2 D 3
・・・
[9：0] [9：0] [9：0]
D 2044
[9：0]
D 2045 D 2046 D 2047
[9：0] [9：0] [9：0]
[9：0]
・・・
[9：0] [9：0] [9：0]
D 1024 D 1025 D 1026 D 1027
D 1020 D 1021 D 1022 D 1023
[9：0] [9：0] [9：0] [9：0]
D 0
[9：0]
D 1 D 2 D 3
・・・
[9：0] [9：0] [9：0]
D 2044
[9：0]
D 2045 D 2046 D 2047
[9：0] [9：0] [9：0]
[9：0]
・・・
[9：0] [9：0] [9：0]
D 1024 D 1025 D 1026 D 1027
D 3068 D 3069 D 3070 D 3071
[9：0] [9：0] [9：0] [9：0]
D 2048
[9：0]
D 2049 D 2050 D 2051
・・・
[9：0] [9：0] [9：0]
D 4092
[9：0]
D 4093 D 4094 D 4095
[9：0] [9：0] [9：0]
[9：0]
・・・
[9：0] [9：0] [9：0]
D 3072 D 3073 D 3074 D 3075
D 3068 D 3069 D 3070 D 3071
[9：0] [9：0] [9：0] [9：0]
D 2048
[9：0]
D 2049 D 2050 D 2051
・・・
[9：0] [9：0] [9：0]
D 4092
[9：0]
D 4093 D 4094 D 4095
[9：0] [9：0] [9：0]
[9：0]
・・・
[9：0] [9：0] [9：0]
D 3072 D 3073 D 3074 D 3075
1CH 2CH 5CH 6CH
3CH 4CH 7CH 8CH