ASTRO VG-873 - Page 249

Chapter 4 INTERFACE SETTINGS
231
[5] MODE4 (8 Lane) - Dividing Cross Mode (same as 4K×2K MODE3)
Using lanes 1 -3 lanes and 2- 4 lanes, the left half of the image is output in the even and odd numbers; similarly,
using 5-7 lanes and 6-8 lanes, the right half of the image is output in the even and odd numbers.
This example is a case where the resolution is 1920 × 1080, the dot clock frequency is 592 MHz and the output bit
depth is 10 bits.
・・・
D 952 D 956
[9：0] [9：0] [9：0] [9：0]
D 0
[9：0]
D 4
・・・
[9：0] [9：0] [9：0]
[9：0] [9：0] [9：0] [9：0][9：0]
・・・
[9：0] [9：0] [9：0]
D 1912 D 1916
[9：0] [9：0] [9：0] [9：0]
D 960
[9：0]
D 964
・・・
[9：0] [9：0] [9：0]
[9：0] [9：0] [9：0] [9：0][9：0]
・・・
[9：0] [9：0] [9：0]
[9：0] [9：0] [9：0] [9：0][9：0]
・・・
[9：0] [9：0] [9：0]
[9：0]
D 955 D 959
[9：0] [9：0] [9：0][9：0]
・・・
[9：0] [9：0] [9：0]
D 3 D 7
[9：0] [9：0] [9：0] [9：0][9：0]
・・・
[9：0] [9：0] [9：0]
[9：0]
D 1915 D 1919
[9：0] [9：0] [9：0][9：0]
・・・
[9：0] [9：0] [9：0]
D 963 D 967
D 8 D12
D968 D 972
D11 D15
D 971 D 975
D 944 D 948
D 1904 D 1908
D 947 D 951
D 1907 D 1911
L0～L1079
L0～L1079
L0～L1079
L0～L1079
L0～L1079
L0～L1079
L0～L1079
L0～L1079
D 953 D 957D 1 D 5 D9 D13 D 945 D 949
D 954 D 958D 2 D 6 D10 D14 D 946 D 950
D 1913 D 1917D 961 D 965 D969 D 973 D 1905 D 1909
D 1914 D 1918D 962 D 966 D 970 D 974 D 1906 D 1910
CLK
74MHz
Lane 1
Lane 2
Lane 3
Lane 4
Lane 5
Lane 6
Lane 7
Lane 8
Lane 1
Lane 1-2
Lane 8Lane 7
Lane 3-4 Lane 5-6 Lane 7-8
Lane 2 Lane 3 Lane4 Lane 5 Lane 6