ASTRO VG-873 - Page 248

230
[4] MODE3 (8 Lane) - Dividing Normal Mode
Using lanes 1 - 2 lanes and 3- 4 lanes, the left half of the image is output in the even and odd numbers; similarly,
using 5-6 lanes and 7- 8 lanes, the right half of the image is output in the even and odd numbers.
This example is a case where the resolution is 1920 × 1080, the dot clock frequency is 592 MHz and the output bit
depth is 10 bits.
・・・
D 952
D 953
D 956
D 957
[9：0] [9：0] [9：0] [9：0]
D 0
[9：0]
D 1
D 4
D 5
・・・
[9：0] [9：0] [9：0]
[9：0] [9：0] [9：0] [9：0][9：0]
・・・
[9：0] [9：0] [9：0]
D 1912
D 1913
D 1916
D 1917
[9：0] [9：0] [9：0] [9：0]
D 960
[9：0]
D 961
D 964
D 965
・・・
[9：0] [9：0] [9：0]
[9：0] [9：0] [9：0] [9：0][9：0]
・・・
[9：0] [9：0] [9：0]
[9：0] [9：0] [9：0] [9：0][9：0]
・・・
[9：0] [9：0] [9：0]
D 954
[9：0]
D 955
D 958
D 959
[9：0] [9：0] [9：0]
[9：0]
・・・
[9：0] [9：0] [9：0]
D 2
D 3
D 6
D 7
[9：0] [9：0] [9：0] [9：0][9：0]
・・・
[9：0] [9：0] [9：0]
D 1914
[9：0]
D 1915
D 1918
D 1919
[9：0] [9：0] [9：0]
[9：0]
・・・
[9：0] [9：0] [9：0]
D 962
D 963
D 966
D 967
D 8
D9
D12
D13
D968
D969
D 972
D 973
D10
D11
D14
D15
D 970
D 971
D 974
D 975
D 944
D 945
D 948
D 949
D 1904
D 1905
D 1908
D 1909
D 946
D 947
D 950
D 951
D 1906
D 1907
D 1910
D 1911
L0～L1079
L0～L1079
L0～L1079
L0～L1079
L0～L1079
L0～L1079
L0～L1079
L0～L1079
CLK
74MHz
Lane 1
Lane 2
Lane 3
Lane 4
Lane 5
Lane 6
Lane 7
Lane 8
Lane 1
Lane 1-2
Lane 8Lane 6 Lane 7Lane 2 Lane 3 Lane4 Lane 5
Lane 3-4 Lane 5-6 Lane 7-8