Panasonic MN101L Series

Chapter 16
A/D Converter (ADC)
Overview XVI - 3
16.1.2 Block Diagram
 ADC Block Diagram
Figure:16.1.1 ADC Block Diagram
MUX
A/D conversion
data upper 8 bits
Sample
and hold
A/D conversion
control
V
SS
SYSCLK/2
SYSCLK/3
SYSCLK/4
V
REFP
-
-
-
ANBUF10
ANBUF11
ANBUF12
ANBUF13
ANBUF14
ANBUF15
ANBUF16
ANBUF17
ANST
MUX
1/18
12 bits A/D
comparator
ANCTR1
ANCTR2
ANBUF1
0
7
-
-
ANCK0
ANCK1
ANCK2
ANSH0
ANSH1
ANCTR0
0
7
0
7
0
7
-
-
-
-
ANSTSEL1
-
1/6
1/2
ADIRQ
ANLADE
MUX
ANSTSEL0
IRQ0/timer 7
interrupt control
SCLK
SYSCLK/8
SYSCLK/16
SYSCLK/6
SYSCLK/12
A/D conversion data lower 4 bits
ANBUF06
ANBUF07
ANBUF0
0
7
-
-
-
-
ANBUF04
ANBUF05
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
ANCHS0
ANCHS1
ANCHS2
-
-