Philips LPC2101 - Page 273

Philips Semiconductors
UM10161
Volume 1 Chapter 22: Supplementary information
© Koninklijke Philips Electronics N.V. 2006. All rights reserved.
User manual Rev. 01 — 12 January 2006 273
continued >>
4.3 MAM blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
4.3.1 Flash memory bank . . . . . . . . . . . . . . . . . . . . 40
4.3.2 Instruction latches and data latches . . . . . . . . 40
4.3.3 Flash programming issues . . . . . . . . . . . . . . . 41
4.4 MAM operating modes . . . . . . . . . . . . . . . . . . 41
4.5 MAM configuration . . . . . . . . . . . . . . . . . . . . . 42
4.6 Register description . . . . . . . . . . . . . . . . . . . . 42
4.7 MAM Control register (MAMCR -
0xE01F C000). . . . . . . . . . . . . . . . . . . . . . . . . . 42
4.8 MAM Timing register (MAMTIM -
0xE01F C004). . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.9 MAM usage notes . . . . . . . . . . . . . . . . . . . . . . 43
Chapter 5: Vectored Interrupt Controller (VIC)
5.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
5.2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
5.3 Register description . . . . . . . . . . . . . . . . . . . . 44
5.4 VIC registers. . . . . . . . . . . . . . . . . . . . . . . . . . . 46
5.4.1 Software Interrupt register (VICSoftInt -
0xFFFF F018). . . . . . . . . . . . . . . . . . . . . . . . . 46
5.4.2 Software Interrupt Clear register (VICSoftIntClear
- 0xFFFF F01C) . . . . . . . . . . . . . . . . . . . . . . . 47
5.4.3 Raw Interrupt status register (VICRawIntr -
0xFFFF F008). . . . . . . . . . . . . . . . . . . . . . . . . 48
5.4.4 Interrupt Enable register (VICIntEnable -
0xFFFF F010). . . . . . . . . . . . . . . . . . . . . . . . . 48
5.4.5 Interrupt Enable Clear register (VICIntEnClear -
0xFFFF F014). . . . . . . . . . . . . . . . . . . . . . . . . 49
5.4.6 Interrupt Select register (VICIntSelect -
0xFFFF F00C) . . . . . . . . . . . . . . . . . . . . . . . . 49
5.4.7 IRQ Status register (VICIRQStatus -
0xFFFF F000). . . . . . . . . . . . . . . . . . . . . . . . . 50
5.4.8 FIQ Status register (VICFIQStatus -
0xFFFF F004). . . . . . . . . . . . . . . . . . . . . . . . . 51
5.4.9 Vector Control registers 0-15 (VICVectCntl0-15 -
0xFFFF F200-23C). . . . . . . . . . . . . . . . . . . . . 51
5.4.10 Vector Address registers 0-15 (VICVectAddr0-15 -
0xFFFF F100-13C) . . . . . . . . . . . . . . . . . . . . 52
5.4.11 Default Vector Address register (VICDefVectAddr
- 0xFFFF F034) . . . . . . . . . . . . . . . . . . . . . . . 52
5.4.12 Vector Address register (VICVectAddr -
0xFFFF F030) . . . . . . . . . . . . . . . . . . . . . . . . 52
5.4.13 Protection Enable register (VICProtection -
0xFFFF F020) . . . . . . . . . . . . . . . . . . . . . . . . 52
5.5 Interrupt sources. . . . . . . . . . . . . . . . . . . . . . . 53
5.6 Spurious interrupts. . . . . . . . . . . . . . . . . . . . . 55
5.6.1 Details and case studies on spurious
interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
5.6.2 Workaround . . . . . . . . . . . . . . . . . . . . . . . . . . 56
5.6.3 Solution 1: test for an IRQ received during a write
to disable IRQs . . . . . . . . . . . . . . . . . . . . . . . 56
5.6.4 Solution 2: disable IRQs and FIQs using separate
writes to the CPSR. . . . . . . . . . . . . . . . . . . . . 57
5.6.5 Solution 3: re-enable FIQs at the beginning of the
IRQ handler . . . . . . . . . . . . . . . . . . . . . . . . . . 57
5.7 VIC usage notes . . . . . . . . . . . . . . . . . . . . . . . 57
Chapter 6: Pin configuration
6.1 LPC2101/2102/2103 pinout . . . . . . . . . . . . . . . 60 6.2 Pin description for LPC2101/02/03 . . . . . . . . 61
Chapter 7: Pin connect block
7.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
7.2 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
7.3 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
7.4 Register description . . . . . . . . . . . . . . . . . . . . 66
7.4.1 Pin function Select register 0 (PINSEL0 -
0xE002 C000) . . . . . . . . . . . . . . . . . . . . . . . . 67
7.4.2 Pin function Select register 1 (PINSEL1 -
0xE002 C004) . . . . . . . . . . . . . . . . . . . . . . . . 68
7.4.3 Pin function select register values . . . . . . . . . 70
Chapter 8: General Purpose Input/Output ports (GPIO)
8.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
8.2 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
8.3 Pin description. . . . . . . . . . . . . . . . . . . . . . . . . 71
8.4 Register description . . . . . . . . . . . . . . . . . . . . 71
8.4.1 GPIO port 0 Direction register (IODIR, Port 0:
IO0DIR - 0xE002 8008; FIODIR, Port 0: FIO0DIR
- 0x3FFF C000) . . . . . . . . . . . . . . . . . . . . . . . 73